一种基于FPGA的CPU IO中断性能测试装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的CPU IO中断性能测试装置，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：串口命令解析单元负责解析CPU IO中断性能测试指令；中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；中断源发生单元用于产生中断脉冲；中断性能计算单元用于接收CPU IO中断响应，并计算当前响应性能。本发明专利技术测试装置电路设计精巧，技术先进，使用方便简单，应用前景广阔，实现了对IO中断性能的高精度测试。

A test device of CPU IO interrupt performance based on FPGA

【技术实现步骤摘要】
一种基于FPGA的CPUIO中断性能测试装置
本专利技术涉及电路设计
，具体涉及一种基于FPGA的CPUIO中断性能测试装置。
技术介绍
CPU与I/O设备通过硬件接口或控制器相连接，这些接口或控制器都有数量不等的端口，这些端口有统一的地址编码，CPU通过这些端口使用输入输出指令IN、OUT与外设进行数据交换。计算机在执行程序过程中，遇到需要处理的事件时，暂停当前正在运行的程序，转去执行有关的服务程序，处理完后自动返回原程序，这个过程称为中断(interrupt)。中断在现代计算机系统中是一种非常重要的技术，输入输出设备和主机交换数据、分时操作、实时系统、多处理机系统、计算机网络和分布式计算机系统都要用到这种技术。近年来随着集成电路工艺的发展，CPU的工艺尺寸逐年下降。随着工艺尺寸的下降，带来了性能的巨大提升。而CPUIO中断性能为CPU一项重要的数据指标，其测试的精度对后续基于该CPU的设计有着重要的参考作用。
技术实现思路
本专利技术要解决的技术问题是：针对CPUIO中断性能测试这一问题，利用FPGA设计了CPUIO中断性能测试装置，从而实现了对IO中断性能的高精度测试。针对上述问题，本专利技术提供一种基于FPGA的CPUIO中断性能测试装置。本专利技术所采用的技术方案为：一种基于FPGA的CPUIO中断性能测试装置，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：串口命令解析单元负责解析CPUIO中断性能测试指令；中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；中断源发生单元用于产生中断脉冲；中断性能计算单元用于接收CPUIO中断响应，并计算当前响应性能。所述测试装置由FPGA电路构成，对外采FPGA作为中断发生源，在FPGA内部捕获被测CPU的中断响应，并计算极限中断响应时间。所述测试装置内部单元工作过程如下：串口命令解析单元通过串口接收到开始命令后，解析出指令通知中断源控制单元；中断源控制单元接到指令后，进行初始化，设置中断个数和中断长度初始值，并通知中断源发生单元开始发送中断脉冲；中断脉冲发送后，中断性能计算单元接收CPU响应的中断脉冲数量与响应时间，并与发送的数量进行比较。所述中断性能计算单元接收的中断脉冲数量与发送的如果不一致，则CPU响应时间过长，将中断脉冲宽度扩大，继续测试。所述中断性能计算单元接收的中断脉冲数量与发送的如果一致，则记录CPUIO中断响应时间与相应的脉冲宽度，并减小中断脉冲宽度，再次进行测试，直至中断脉冲宽度精度达到测试要求的精度，停止测试，并记录下最小的中断脉冲宽度与中断响应时间，通过串口返回。中断脉冲宽度扩大或中断脉冲宽度减小采用二分法方式。所属测试装置的具体工作流程内容包括如下：(1)发送串口指令启动测试装置；(2)对中断源控制单元进行初始化，设立中断脉冲宽度为1us，个数为64；(3)启动中断源发生单元发送中断脉冲；(4)中断源性能计算单元接收CPU响应的中断，记录中断脉冲个数与响应时间；(5)中断源性能计算单元判断接收的中断脉冲个数是否满足发送的数量64个，若不满足则说明超出了CPU响应脉冲的极限，则用二分法展宽脉冲；如满足，则判断精度是否达标，不达标则用二分法降低脉冲宽度；具体做法为初始值1us，不满足则扩展至2us，若2us满足，但不满足精度要求，则二分位1.5us，以此类推可精确至纳秒等级。满足精度后，输出响应脉冲宽度与响应时间，完成中断性能测试。所述测试装置具体应用时，将测试装置的串口连接至陪测电脑，测试装置的IO通过测试工装连接至被测CPUIO。通过发送串口启动指令，即可在串口调试助手中收到最小可响应的脉冲宽度与其响应时间，从而获取CPUIO中断响应的极限值。本专利技术的有益效果为：本专利技术测试装置电路设计精巧，技术先进，使用方便简单，应用前景广阔，实现了对IO中断性能的高精度测试。附图说明图1是本专利技术基于FPGA的CPUIO中断性能测试装置示意图；图2为本专利技术FPGA中断性能测试装置算法流程图。具体实施方式下面结合说明书附图，根据具体实施方式对本专利技术进一步说明：如图1所示，一种基于FPGA的CPUIO中断性能测试装置，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：串口命令解析单元负责解析CPUIO中断性能测试指令；中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；中断源发生单元用于产生中断脉冲；中断性能计算单元用于接收CPUIO中断响应，并计算当前响应性能。所述测试装置由FPGA电路构成，对外采FPGA作为中断发生源，在FPGA内部捕获被测CPU的中断响应，并计算极限中断响应时间。所述测试装置具体应用时，将测试装置的串口连接至陪测电脑，测试装置的IO通过测试工装连接至被测CPUIO。通过发送串口启动指令，即可在串口调试助手中收到最小可响应的脉冲宽度与其响应时间，从而获取CPUIO中断响应的极限值。如图2所示，所述测试装置的具体工作流程内容包括如下：(1)发送串口指令启动测试装置；(2)对中断源控制单元进行初始化，设立中断脉冲宽度为1us，个数为64；(3)启动中断源发生单元发送中断脉冲；(4)中断源性能计算单元接收CPU响应的中断，记录中断脉冲个数与响应时间；(5)中断源性能计算单元判断接收的中断脉冲个数是否满足发送的数量64个，若不满足则说明超出了CPU响应脉冲的极限，则用二分法展宽脉冲；如满足，则判断精度是否达标，不达标则用二分法降低脉冲宽度；具体做法为初始值1us，不满足则扩展至2us，若2us满足，但不满足精度要求，则二分位1.5us，以此类推可精确至纳秒等级。满足精度后，输出响应脉冲宽度与响应时间，完成中断性能测试。以上所述仅为本专利技术的较佳实施例而已，并非用于限定本专利技术的保护范围。凡在本专利技术的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种基于FPGA的CPU IO中断性能测试装置，其特征在于，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：/n串口命令解析单元负责解析CPU IO中断性能测试指令；/n中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；/n中断源发生单元用于产生中断脉冲；/n中断性能计算单元用于接收CPU IO中断响应，并计算当前响应性能。/n

【技术特征摘要】
1.一种基于FPGA的CPUIO中断性能测试装置，其特征在于，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：
串口命令解析单元负责解析CPUIO中断性能测试指令；
中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；
中断源发生单元用于产生中断脉冲；
中断性能计算单元用于接收CPUIO中断响应，并计算当前响应性能。


2.根据权利要求1所述的一种基于FPGA的CPUIO中断性能测试装置，其特征在于，所述测试装置由FPGA电路构成，对外采FPGA作为中断发生源，在FPGA内部捕获被测CPU的中断响应，并计算极限中断响应时间。


3.根据权利要求2所述的一种基于FPGA的CPUIO中断性能测试装置，其特征在于，所述测试装置内部单元工作过程如下：
串口命令解析单元通过串口接收到开始命令后，解析出指令通知中断源控制单元；
中断源控制单元接到指令后，进行初始化，设置中断个数和中断长度初始值，并通知中断源发生单元开始发送中断脉冲；
中断脉冲发送后，中断性能计算单元接收CPU响应的中断脉冲数量与响应时间，并与发送的数量进行比较。


4.根据权利要求3所述的一种基于FPGA的CPUIO中断性能测试装置，其特征在于，所述中断性能计算单元接收的中断脉冲数量与发送的如果不一致，则CPU响应时间过长，将中断脉冲宽度扩大，继续测试。


5.根据权利要求3所述的一种基于FPGA的CPUIO中断性能测试...

【专利技术属性】
技术研发人员：王培培，滕达，王果山，杨林鹏，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：发明
国别省市：山东;37