封装半导体元件及其制备方法技术

本公开提供一种封装半导体元件及其制备方法。该封装半导体元件包括一芯片，具有一导电垫；一第一绝缘层，设置在该芯片上；一第二绝缘层，设置在该第一绝缘层上；一导电薄膜，设置在该第二绝缘层上；一重布层，设置在该导电薄膜上；一探测垫，设置在该重布层上；以及一第三绝缘层，设置在该重布层及该第二绝缘层上。该第三绝缘层覆盖该探测垫的一部分，且该重布层和该探测垫之间的一区域中没有底切。当需要减小探测垫的尺寸以满足持续最小化芯片尺寸的要求时，探测垫的尺寸不受底切的限制。

Packaging semiconductor components and their preparation

【技术实现步骤摘要】
封装半导体元件及其制备方法本公开主张2018/07/26申请的美国正式申请案第16/046,100号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种封装半导体元件及其制备方法。
技术介绍
半导体元件对于许多现代的应用很重要。随着电子技术的发展，半导体元件的尺寸越来越小，元件提供更强大的功能和更多的集成电路。随着半导体元件变得越来越复杂，制造方法也变得越来越复杂，出货前的测试变得非常重要。通常，在封装的半导体元件和探测垫上安排接合垫，该接合垫用于布线或结合其他半导体元件，以及探测垫用于测试的目的。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开提供一封装半导体元件，包括一芯片，具有一导电垫；一第一绝缘层，设置在该芯片上；一第二绝缘层，设置在该第一绝缘层上；一导电薄膜，设置在该第二绝缘层上；一重布层，设置在该导电薄膜上；一探测垫，设置在该本文档来自技高网...

【技术保护点】
1.一种封装半导体元件，包括：/n一芯片，包括一导电垫；/n一第一绝缘层，设置在该芯片上；/n一第二绝缘层，设置在该第一绝缘层上；/n一导电薄膜，设置在该第二绝缘层上，其中该导电薄膜贯穿该第二绝缘层并接触该导电垫；/n一重布层，设置在该导电薄膜上；/n一探测垫，设置在该重布层上；以及/n一第三绝缘层，设置在该重布层及该第二绝缘层上；/n其中该第三绝缘层覆盖该探测垫的一部分，且该重布层和该探测垫之间的一区域中没有底切。/n

【技术特征摘要】
20180726 US 16/046,1001.一种封装半导体元件，包括：
一芯片，包括一导电垫；
一第一绝缘层，设置在该芯片上；
一第二绝缘层，设置在该第一绝缘层上；
一导电薄膜，设置在该第二绝缘层上，其中该导电薄膜贯穿该第二绝缘层并接触该导电垫；
一重布层，设置在该导电薄膜上；
一探测垫，设置在该重布层上；以及
一第三绝缘层，设置在该重布层及该第二绝缘层上；
其中该第三绝缘层覆盖该探测垫的一部分，且该重布层和该探测垫之间的一区域中没有底切。


2.如权利要求1所述的封装半导体元件，还包括：
一基底，其中该芯片设置在该基底上；
一第一布线层，设置在该基底上；以及
一第四绝缘层，设置在该第三绝缘层及该第一布线层上；
其中一第一导电柱贯穿该第四绝缘层并接触该第一布线层。


3.如权利要求1所述的封装半导体元件，还包括：
一基底，其中该芯片设置在该基底上；
一第四绝缘层，设置在该第三绝缘层及一接合垫上；
一第二布线层，设置在该第四绝缘层上；以及
一第一导电柱，贯穿该第四绝缘层并接触该接合垫。


4.如权利要求1所述的封装半导体元件，还包括一保护层，设置在该第一绝缘层和该芯片之间。


5.如权利要求1所述的封装半导体元件，其中该探测垫包括一金属块及一金属保护层。


6.如权利要求5所述的封装半导体元件，其中该金属块是一铜块，该金属保护层是一镍金层。


7.如权利要求1所述的封装半导体元件，其中该导电薄膜包括朝向该芯片的一凸出。


8.如权利要求1所述的封装半导体元件，其中该第一绝缘层的材料、该第二绝缘层的材料以及该第三绝缘层的材料包括聚酰亚胺。


9.如权利要求1所述的封装半导体元件，其中该重布层的材料是铜。


10.如权利要求1所述的封装半导体元件，其中该导电垫的材料是铝。


11.如权利要求1所述的封装半导体元件，还包括一晶粒结合薄膜，其中该晶粒结合薄膜覆盖该第三绝缘层。<...

【专利技术属性】
技术研发人员：王茂盈，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71