一种MOS栅控晶闸管及其制造方法技术

本发明专利技术涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。本发明专利技术主要是在相同元胞宽度下减小多晶硅栅极面积，从而在不牺牲器件导通及阻断特性的情况下，减小了器件的栅阳电容，具有高dv/dt抗性，可靠性高等优点，同时与现有MOS栅控晶闸管工艺兼容，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题。

A MOS gate controlled thyristor and its manufacturing method

【技术实现步骤摘要】
一种MOS栅控晶闸管及其制造方法
本专利技术涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。
技术介绍
功率半导体器件作为开关器件，可以应用于电力电子领域和脉冲功率领域两个方面。在脉冲功率领域中，经常利用电容或电感储能的方式并结合半导体开关器件产生瞬态电压或电流脉冲。为了满足脉冲功率应用的要求，一般要求开关器件具备极高的峰值电流能力，电流上升率(di/dt)和电压上升率(dv/dt)。MOS场控晶闸管(MOSControlledThyristor，简称：MCT)具有电流密度大，开态功耗低，开启速度快等优点，很适合应用于脉冲功率领域，但仍存在需要优化的地方。在利用电容储能方式产生电流脉冲时，由于充电电容充电速度较快，器件阳极电压上升率(dv/dt)很大，因此在高dv/dt上升沿的条件下，从栅极到阳极的电容会产生很大的瞬时位移电流流过器件栅极。如果此时器件栅阴极串联电阻较大，就会在栅极上产生一个较大的电压，如果该电压超过器件的阈值电压，就会使器件误开启，导致脉冲放电系统失效。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种具有较低栅阳电容,dv/dt耐量高的MOS栅控晶闸管及其制作方法，以解决常规的MCT在储能电容充电过程中遇到的误开启问题，从而提高器件和脉冲系统的可靠性。为实现上述目的，本专利技术采用如下技术方案：一种MOS栅控晶闸管，其元胞结构包括由P+阳极(31)和位于P+阳极(31)下表面的阳极金属(32)构成的阳极结构、位于阳极结构顶部的N-漂移区(21)和位于N-漂移区(21)顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区(21)上层的两端，且以N-漂移区(21)的垂直中线呈对称分布，每部分包括具有凸起结构(29)的P型阱区(25)、N型阱区(26)、N+源区(27)、P+源区(28)和阴极金属(30)；所述P型阱区(25)设置在漂移区顶部；所述N型阱区(26)位于P型阱区(25)上层；所述N+源区(27)和P+源区(28)并列设置并均位于N型阱区(26)上层，P型阱区(25)、N+源区(27)和P+源区(28)上表面与阴极金属(30)连接；所述P型阱区(25)通过凸起结构(29)与阴极金属(30)连接；所述栅极结构由位于N-漂移区(21)顶部的栅氧化层(22)、位于栅氧化层(22)顶部的多晶硅栅极(23)和位于N-衬底(21)上层的P+岛区(24)构成；所述栅氧化层(22)和多晶硅栅极(23)分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构(221)，第一多晶硅结构(222)组成的第一栅极结构和由第二栅氧结构(222)，第二多晶硅结构(232)的组成的第二栅极结构，分裂栅结构以N-漂移区(21)的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区(28)、N型阱区(26)和P型阱区(25)上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区(24)之间的N-漂移区(21)上表面；P+岛区(24)上表面的两端分别与两侧的分离栅结构的部分底部接触。本专利技术的技术方案，主要是将传统的栅极结构分为相互分离的两部分，从而减小了器件栅极通过栅氧化层与衬底接触的面积，使栅阳电容明显减小；为了缓解阻断状态下的栅极边缘的电场集中现象，本专利技术的方案采用在栅极下方设置P+岛区24，从而保证了器件的阻断特性与传统MCT器件基本一致。还提供了一种MOS栅控晶闸管的制造方法，包括以下步骤：第一步：采用衬底硅片制造结终端，形成N-漂移区(21)；第二步：在N-漂移区(21)上表面热氧化生长场氧化层，光刻并刻蚀所述场氧化层，形成属于栅极结构的场氧结构；第三步：在N-漂移区(21)上表面所述场氧结构两侧表面生长二氧化硅，形成栅氧化层(22)，在栅氧化层(22)和场氧结构上表面淀积N型导电多晶硅；第四步：进行多晶硅光刻和刻蚀，将多晶硅位于场氧结构上方中间部位刻蚀掉一块，形成相互分离的第一多晶硅结构(231)和第二多晶硅结构(232)。第五步：在N-漂移区(21)上表面注入P型杂质并推结，形成P型阱区(25)，P型阱区(25)的上表面与栅氧化层(21)接触，与场氧结构横向上存在间隔；第六步：在P型阱区(25)中注入N型杂质形成N型阱区(26)，在注入N型杂质时P型阱区(25)上光刻有凸起结构(29)，凸起结构(29)的P型阱区(25)中未注入N型杂质；第七步：在N型阱区(26)部分区域中注入N型杂质形成N+源区(27)；第八步：刻蚀属于栅极结构的场氧，使栅极结构下方的N-漂移区(21)上表面裸露；第九步：在N型阱区(26)和N-漂移区(21)上表面部分区域中注入P型杂质形成P+源区(28)和P+岛区(24)，P+岛区(24)的上表面与栅氧化层(22)接触；第十步：在N+源区(27)上表面和P+源区(28)上表面部分区域淀积金属，形成阴极金属(30)；P型阱区(25)通过凸起结构(29)与阴极金属(30)底部相连；第十一步：对N-漂移区(21)下表面进行减薄、抛光处理，注入P型杂质并进行离子激活退火，形成P阳极区(31)；第十二步：背金，在阳极区底部形成阳极金属(32)。本专利技术的有益效果为，提供了一种具有较低栅阳电容，dv/dt耐量高的MOS栅极晶闸管及其制造方法，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题，同时本专利技术提供的制造方法与传统MCT兼容，不需要额外的光刻板。附图说明图1是常规MOS栅控晶闸管的结构示意图；图2是实施例中一种MOS栅控晶闸管的结构示意图；图3是实施例的工艺流程中N-漂移区的示意图；图4是实施例的工艺流程中在N-漂移区上制作场氧结构的示意图；图5是实施例的工艺流程中在N-漂移区上制作栅电极的示意图；图6是实施例的工艺流程中在N-漂移区上制作P型阱区的示意图；图7是实施例的工艺流程中在P型阱区中制作N型阱区的示意图；图8是实施例的工艺流程中在N型阱区中制作N+源区的示意图；图9是实施例的工艺流程中刻蚀栅极结构中场氧的示意图；图10是实施例的工艺流程中在N型阱区和N-漂移区中制作P+源区和P+岛区的示意图；图11是实施例的工艺流程中制作阴极金属层的示意图；图12是实施例的工艺流程中在N-漂移区下表面制作P阳极区的示意图；图13是实施例的工艺流程中在P阳极区上淀积阳极金属层的示意图；图14是实施例与常规MCT器件IV曲线对比示意图；图15是实施例与常规MCT器件BV曲线对比示意图；图16是MCT器件dv/dt引起栅极误开启原理示意图；图17是MCT器件dv/dt耐量的仿真电路示意图；图18是实施例与常规MCT器件dv/dt耐量仿真结果示意图；图19是实施例与常规MCT器件栅阳电容示意图。具体实施方式下面结合附图，详细描述本专利技术的本文档来自技高网...

【技术保护点】
1.一种MOS栅控晶闸管，其元胞结构包括由P+阳极(31)和位于P+阳极(31)下表面的阳极金属(32)构成的阳极结构、位于阳极结构顶部的N-漂移区(21)和位于N-漂移区(21)顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区(21)上层的两端，且以N-漂移区(21)的垂直中线呈对称分布，每部分包括具有凸起结构(29)的P型阱区(25)、N型阱区(26)、N+源区(27)、P+源区(28)和阴极金属(30)；所述P型阱区(25)设置在漂移区顶部；所述N型阱区(26)位于P型阱区(25)上层；所述N+源区(27)和P+源区(28)并列设置并均位于N型阱区(26)上层，P型阱区(25)、N+源区(27)和P+源区(28)上表面与阴极金属(30)连接；所述P型阱区(25)通过凸起结构(29)与阴极金属(30)连接；所述栅极结构由位于N-漂移区(21)顶部的栅氧化层(22)、位于栅氧化层(22)顶部的多晶硅栅极(23)和位于N-衬底(21)上层的P+岛区(24)构成；所述栅氧化层(22)和多晶硅栅极(23)分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构(221)，第一多晶硅结构(222)组成的第一栅极结构和由第二栅氧结构(222)，第二多晶硅结构(232)的组成的第二栅极结构，分裂栅结构以N-漂移区(21)的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区(28)、N型阱区(26)和P型阱区(25)上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区(24)之间的N-漂移区(21)上表面；P+岛区(24)上表面的两端分别与两侧的分离栅结构的部分底部接触。/n...

【技术特征摘要】
1.一种MOS栅控晶闸管，其元胞结构包括由P+阳极(31)和位于P+阳极(31)下表面的阳极金属(32)构成的阳极结构、位于阳极结构顶部的N-漂移区(21)和位于N-漂移区(21)顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区(21)上层的两端，且以N-漂移区(21)的垂直中线呈对称分布，每部分包括具有凸起结构(29)的P型阱区(25)、N型阱区(26)、N+源区(27)、P+源区(28)和阴极金属(30)；所述P型阱区(25)设置在漂移区顶部；所述N型阱区(26)位于P型阱区(25)上层；所述N+源区(27)和P+源区(28)并列设置并均位于N型阱区(26)上层，P型阱区(25)、N+源区(27)和P+源区(28)上表面与阴极金属(30)连接；所述P型阱区(25)通过凸起结构(29)与阴极金属(30)连接；所述栅极结构由位于N-漂移区(21)顶部的栅氧化层(22)、位于栅氧化层(22)顶部的多晶硅栅极(23)和位于N-衬底(21)上层的P+岛区(24)构成；所述栅氧化层(22)和多晶硅栅极(23)分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构(221)，第一多晶硅结构(222)组成的第一栅极结构和由第二栅氧结构(222)，第二多晶硅结构(232)的组成的第二栅极结构，分裂栅结构以N-漂移区(21)的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区(28)、N型阱区(26)和P型阱区(25)上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区(24)之间的N-漂移区(21)上表面；P+岛区(24)上表面的两端分别与两侧的分离栅结构的部分底部接触。


2.一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：<...

【专利技术属性】
技术研发人员：张波，陈楠，陈万军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51