基于扰乱点图的宽带等离子检验制造技术

噪声图用于缺陷检测。接收一或多个像素处的强度的一或多个测量且确定每一测量的强度统计。所述强度统计分组为至少一个区域且与至少一个对准目标一起存储。可由晶片检验工具使用所述噪声图来检验晶片。所述噪声图可用作抑制噪声的分割掩码。

Broadband plasma test based on disturbed point graph

【技术实现步骤摘要】
【国外来华专利技术】基于扰乱点图的宽带等离子检验相关申请案的交叉参考本申请案主张2017年6月29日申请且转让的第62/526,916号美国申请案的临时专利申请案的优先权，所述案的揭示内容以引用的方式并入本文中。
本专利技术涉及半导体检验方法，且更特定来说，本专利技术涉及检验敏感度改进。
技术介绍
半导体制造业的发展对良率管理且尤其是计量及检验系统提出越来越多要求。临界尺寸不断收缩。经济效益促使产业缩短实现高良率、高价值生产的时间。最小化从检测到良率问题到将其修复的总时间决定半导体制造商的投资回报率。制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造工艺来处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以一布置制造于单个半导体晶片上且接着被分成个别半导体装置。在半导体制造工艺期间的各个步骤中使用检验过程来检测晶片上的缺陷以促成制造工艺的较高良率且因此促成较高利润。检验已成为制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对成功制造可接受半导体装置来说变得更加重要，这是因为较小缺陷会引起装置失效。例如，随着半导体装置的尺寸减小，检测减小大小的缺陷已变得必要，这是因为甚至相对小的缺陷也可引起半导体装置中的无用像差。然而，随着设计规则收紧，半导体制造工艺会较接近于工艺的性能能力限制操作。另外，随着设计规则收紧，较小缺陷会对装置的电参数产生影响，这促使更敏感检验。随着设计规则收紧，由检验检测的潜在良率相关缺陷的群体急剧增长，且由检验检测的扰乱点缺陷的群体也急剧增加。因此，可在晶片上检测到更多缺陷，且校正工艺以消除所有缺陷会困难且昂贵。确定哪些缺陷实际上对装置的电参数及良率产生影响可允许工艺控制方法聚焦于所述缺陷，同时在很大程度上忽略其它缺陷。此外，在较紧设计规则下，工艺诱发失效在一些情况中趋向于为系统性的。即，工艺诱发失效趋向于在设计内经常重复多次的预定设计模式下失效。消除空间系统性、电相关缺陷是很重要的，这是因为消除此类缺陷会对良率产生影响。以前，检验区域是由半导体制造商以可潜在地避免噪声的方式选择。半导体制造商凭借操作者经验或设计信息来臆断存在噪声的位置。然而，这些技术通常因主观性而不准确。关注区域(CA)还可用于避免噪声。图1描绘全裸片的关注区域设置。框300到305是可用于宽带等离子(BBP)检验的不同区域(关注区域)。然而，用于使用BBP检验的检测的噪声统计既不是最佳也不是动态的。在传统检验中，BBP检验使用由半导体制造商提供的关注区域或用户基于半导体制造商要求(例如小芯片、SRAM、输入/输出(I/O))所产生的传统关注区域。在基于背景的检验(CBI)中，基于从半导体制造商接收的计算机辅助几何设计(CAGD)来产生关注区域或基于规则或热点来产生纳米点设计关注区域(NPDCA)。使用不同区域来分离噪声底限。在每一区域内臆断噪声行为，这是既有技术的缺点。噪声特性在裸片的不同部分中且甚至在相同区域内可不同，这限制较少噪声区域的敏感度。裸片之间的图像相减产生噪声底限识别。裸片之间的图像相减可提供噪声统计，其又可用于使较高噪声区域与较低噪声区域分离。此信息可基于噪声底限来馈送到关注区域的另一层中。例如，如果工作中存在8个帧，那么像素差描述噪声。可在所有帧上的3×3或预定窗内确定局部统计且可指派噪声统计。噪声统计可分组以形成区域。先前技术具有其它缺点。首先，区域不是基于噪声来产生，而是基于模式重复性、区域优先、模式唯一性或半导体制造商输入来绘制。参数化输入损及工具敏感度，这是因为噪声信息无法优先获知。其次，产生传统关注区域或NDPCA是涉及半导体制造商资源及时间的单调乏味过程，且在自动方案设置期间困难重重。无法保证所产生的关注区域将具有相同噪声统计。因此，需要新检验系统及方法。
技术实现思路
在第一实施例中，提供一种系统。所述系统包含晶片检验工具及与成像系统电子通信的处理器。所述晶片检验工具包含成像系统及经配置以固持晶片的卡盘。所述处理器经配置以产生噪声图且将指令发送到所述晶片检验工具以使用所述噪声图来检验所述晶片。所述噪声图用作抑制噪声的分割掩码。产生所述噪声图包含：确定一或多个像素处的强度的一或多个测量中的每一者的强度统计；将所述强度统计分组为一或多个区域；及存储所述强度统计。所述处理器可安置于所述晶片检验工具中。所述强度统计可为强度的所述一或多个测量的范围。所述强度统计还可为强度的所述一或多个测量的方差。所述处理器可经配置以使所述噪声图与设计信息相关。所述处理器还可经配置以使所述噪声图与关注区域相关。所述关注区域可来自所述晶片上的不同层。所述处理器可经配置以在方案设置期间产生自动区域。所述处理器可经配置以将所述噪声图应用于所述晶片上的对准目标。在第二实施例中，提供一种检验晶片的方法。使用处理器来产生噪声图。产生所述噪声图包含：在所述处理器处接收一或多个像素处的强度的一或多个测量；确定每一测量的强度统计；将所述强度统计分组为一或多个区域；及存储所述强度统计。由晶片检验工具使用所述噪声图来检验晶片，借此所述噪声图用作抑制噪声的分割掩码。所述强度统计可为强度的所述一或多个测量的范围。所述强度统计还可为强度的所述一或多个测量的方差。操作者可选择所述一或多个区域。所述噪声图可与设计信息相关。所述噪声图还可与关注区域相关。所述关注区域可来自所述晶片上的不同层。可在方案设置期间产生自动区域。所述噪声图可应用于所述晶片上的对准目标。所述噪声图可用于单个裸片。在例子中，所述检验是裸片对裸片检验。可提供一种计算机程序产品，其包括具有由其体现的计算机可读程序的非暂时性计算机可读存储媒体。所述计算机可读程序可经配置以实施本文所揭示的方法实施例的任何变体的产生步骤。附图说明为较完全理解本专利技术的性质及目的，应参考结合附图的以下详细描述，其中：图1描绘传统关注区域设置；图2描绘经分割以产生区域的噪声图，其中每一框指示噪声图上的区段；图3是根据本专利技术的方法的实施例的流程图；及图4是根据本专利技术的系统的框图。具体实施方式尽管将根据特定实施例来描述主张标的物，但其它实施例(其包含未提供本文所阐述的所有益处及特征的实施例)也在本专利技术的范围内。可在不背离本专利技术的范围的情况下作出各种结构、逻辑、工艺步骤及电子改变。因此，仅通过参考所附权利要求书来界定本专利技术的范围。本文所揭示的实施例可通过使噪声图包含于缺陷检测中来改进检验敏感度。可产生这些噪声图来改进检验敏感度，这是因为可分离出带噪声像素。为使检验方案设置更容易，本文所揭示的实施例可包含基于更敏感方案的检验。噪声图可表示依据裸片位置或晶片位置而变化本文档来自技高网...

【技术保护点】
1.一种系统，其包括：/n晶片检验工具，其包含：/n成像系统；及/n卡盘，其经配置以固持晶片；及/n处理器，其与所述成像系统电子通信，其中所述处理器经配置以产生噪声图且将指令发送到所述晶片检验工具以使用所述噪声图来检验所述晶片，其中所述噪声图用作抑制噪声的分割掩码，且其中产生所述噪声图包含：/n确定一或多个像素处的强度的一或多个测量中的每一者的强度统计；/n将所述强度统计分组为一或多个区域；及/n存储所述强度统计。/n

【技术特征摘要】
【国外来华专利技术】20170629 US 62/526,916;20180502 US 15/969,2291.一种系统，其包括：
晶片检验工具，其包含：
成像系统；及
卡盘，其经配置以固持晶片；及
处理器，其与所述成像系统电子通信，其中所述处理器经配置以产生噪声图且将指令发送到所述晶片检验工具以使用所述噪声图来检验所述晶片，其中所述噪声图用作抑制噪声的分割掩码，且其中产生所述噪声图包含：
确定一或多个像素处的强度的一或多个测量中的每一者的强度统计；
将所述强度统计分组为一或多个区域；及
存储所述强度统计。


2.根据权利要求1所述的系统，其中所述处理器安置于所述晶片检验工具中。


3.根据权利要求1所述的系统，其中所述强度统计是强度的所述一或多个测量的范围。


4.根据权利要求1所述的系统，其中所述强度统计是强度的所述一或多个测量的方差。


5.根据权利要求1所述的系统，其中所述处理器经进一步配置以使所述噪声图与设计信息相关。


6.根据权利要求1所述的系统，其中所述处理器经进一步配置以使所述噪声图与关注区域相关。


7.根据权利要求7所述的系统，其中所述关注区域来自所述晶片上的不同层。


8.根据权利要求1所述的系统，其中所述处理器经进一步配置以在方案设置期间产生自动区域。


9.根据权利要求1所述的系统，其中所述处理器经进一步配置以将所述噪声图应用于所述晶片上的对准目标...

【专利技术属性】
技术研发人员：K·韦玛瑞迪，S·苏曼，P·K·佩拉利，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：美国;US