使用伪随机噪声对锁相环进行自测试制造技术

一种设备包括信号控制电路系统、锁相环(PLL)和相关性电路。所述信号控制电路系统提供承载伪随机相位噪声且如从应用时钟信号和伪随机噪声导出的参考时钟信号。所述PLL响应于承载所述伪随机相位噪声的所述参考时钟信号而提供与所述参考时钟信号的相位相关的输出信号。所述相关性电路通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且作为响应通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。

Self test of PLL using pseudo-random noise

【技术实现步骤摘要】
使用伪随机噪声对锁相环进行自测试
各个实施例的方面涉及设备以及其与使用伪随机噪声对设备的锁相环(PLL)进行自测试相关的方法。
技术介绍
PLL通过生成与一个或多个输入信号的相位相关的输出信号来向各种应用提供控制。PLL参数可能影响集成电路(IC)的整体性能并且用于各种应用。一些应用可以涉及遵循要求PLL参数在各种限制内并且在许多情况下要求PLL参数在电路的寿命范围内保持在各种限制内的标准。这些和其它问题对于各种应用的PLL实施方案的自测试带来了挑战。
技术实现思路
各个示例实施例涉及如上文提到的那些问题和/或从以下公开中可以变得显而易见的其它问题等问题，以下公开涉及通过将伪随机噪声添加到PLL的相位检测器的输入信号来对PLL的一个或多个锁相环(PLL)参数进行自测试。在某些示例实施例中，本公开的方面涉及在生产测试之后和/或当设备在实地时对设备的PLL进行自测试。所述自测试可以在设备每次上电时、以周期性间隔和/或连续地(例如，与设备的应用模式同时)发生。在更具体的示例实施例中，一种设备包括信号控制电路系统、PLL和相关性电路。所述信号控制电路系统提供承载伪随机相位噪声的参考时钟信号。例如，可以对输入应用时钟信号进行相位调制以生成作为所述PLL的输入的承载所述伪随机相位噪声的所述参考时钟信号。如本文另外描述的，所述伪随机噪声可以被生成或者可以是存在于所述系统中的噪声，并且可以用于对所述应用时钟信号进行调制以生成具有或包括所述伪随机相位噪声的所述参考时钟信号。所述PLL包括相位检测器，所述相位检测器通过提供与从所述应用时钟信号导出的所述至少两个输出信号中的所传送的一个输出信号的相位相关的输出信号而响应于承载所述伪随机相位噪声的所述参考时钟信号(例如，生成与所述输入信号与所述PLL的所述反馈信号之间的相位差相关的输出信号)。所述相关性电路通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。在一些具体实施例中，所述信号控制电路系统包括信号延迟控制电路，所述信号延迟控制电路通过将至少两个输出信号中的一个输出信号作为所述参考时钟信号传送而响应于承载所述伪随机噪声的控制信号和应用时钟信号，所述至少两个输出信号从所述应用时钟信号导出并且包括相对于所述至少两个输出信号中的另一个输出信号延迟的至少一个输出信号。所述所传送信号是输入到所述PLL的所述参考时钟信号并且包括或承载所述伪随机相位噪声(例如，所述相位由所述伪随机噪声调制从而导致包括所述伪随机相位噪声的参考时钟信号)。经延迟信号可以由所述信号延迟电路提供。所述PLL包括相位检测器，所述相位检测器通过提供与从所述应用时钟信号导出的所述至少两个输出信号中的所述所传送的一个的所述相位相关的输出信号而响应于所述参考时钟信号(例如，来自所述信号延迟控制电路的至少两个输出信号中的一个输出信号)(例如，生成与所述输入信号与所述PLL的所述反馈信号之间的相位差相关的输出信号)。在各个实施例中，所述信号延迟电路与所述信号延迟控制电路系统集成。例如，所述设备可以包括集成所述信号延迟电路和所述信号延迟控制电路的可变延迟线电路。在其它实施例中，所述信号延迟电路和所述信号延迟控制电路是分离的，但如下所描述的还是协作的。所述信号延迟电路可以向所述信号延迟控制电路提供相对于所述应用时钟信号的经延迟时钟信号，并且所述信号延迟控制电路(例如，多路复用器)将从所述应用时钟信号和所述经延迟时钟信号中的一个导出的所述输出信号中的一个输出信号作为通过所述伪随机噪声进行相位调制的所述参考时钟信号传送并且输入到所述PLL(所述参考时钟信号承载或包括所述伪随机相位噪声)。所述PLL可以包括所述相位检测器、环路滤波器、振荡器和反馈环路。所述环路滤波器对如由所述相位检测器输出的相位误差信号进行滤波。所述相位误差信号与所述参考时钟信号(例如，来自所述信号延迟控制电路的所述至少两个输出信号)中的所述一个与来自所述PLL的反馈信号之间的相位差成比例。所述振荡器响应于经滤波相位误差信号提供输出，并且包括反馈分频器电路的所述反馈环路响应于所述振荡器的所述输出向所述相位检测器提供所述反馈信号。所述相关性电路可以从所述交叉相关导出PLL脉冲响应，所述交叉相关用于导出一个或多个PLL参数。所述PLL脉冲响应可以包括所述相位误差的脉冲响应或者可以直接从所述交叉相关导出。在具体实施例中，所述相关性电路包括至少一个加法电路和滤波器电路，所述滤波器电路用于从使用所述PLL的所述相位误差(例如，所述相位检测器的输出)与所述伪随机噪声的折叠乘积获得的所述交叉相关导出所述PLL脉冲响应。在其它实施例中，所述相关性电路包括至少一个加法电路和滤波器电路，所述滤波器电路用于从所述PLL的所述相位误差与所述伪随机噪声的所述交叉相关与所述伪随机噪声的所述自相关的差值导出脉冲响应。例如，所述相关性电路可以从输入相位与输出相位之间的差值与所述伪随机噪声的所述交叉相关导出所述相位误差的脉冲响应并且根据所述伪随机噪声的自相关与所述相位误差的所述脉冲响应之间的差值从所述交叉相关导出所述PLL脉冲响应。可以通过使所述相位误差的所述脉冲响应与所述伪随机噪声的所述自相关之间的差值反相来评估所述PLL脉冲响应，尽管实施例并不限于此。根据多个实施例，PLL的自测试在生产测试之后(如当设备在实地时)进行。所述PLL的所述自测试可以与所述应用信号的处理同时、在所述设备每次上电时、周期性地(与处理所述应用信号同时或不同时)和/或连续地发生。在一些实施例中，如当所述应用信号的处理与所述PLL的所述自测试同时进行时，使用先前生成的伪随机相位噪声从作为来自所述PLL的输出提供的所述输出信号中移除所述伪随机相位噪声的至少一部分。所述先前生成的伪随机相位噪声的量可以被确定(例如，使用所述伪随机噪声)并且用于移除(下一个)伪随机相位噪声的至少一部分。在这种示例实施例中，所述设备可以包括减噪电路系统，所述减噪电路系统用于使用对应于来自所述相位检测器的另一个输出信号的先前信号和承载伪随机噪声的另一个控制信号的交叉相关从所述PLL的所述输出中移除所述伪随机相位噪声的至少一部分。在多个具体实施例中，可以基于所述自测试来执行一个或多个动作。例如，对所述交叉相关的所述评估可以指示电路失效。响应于电路失效的指示，所述设备基于所述失效执行动作，如重新运行所述自测试、提供误差消息、重启所述设备、使所述设备掉电以及其各种组合。另外，各个具体实施例可以包括相对于上文所描述的多种变化。例如，如本文另外描述的，所述伪随机相位噪声可以具有(旨在)使所述输入时钟抖动的频谱和幅度和/或所述PLL包括具有数字环路滤波器的全数字PLL(ADPLL)并且所述相位检测器提供数字信号。在一些具体实施例中，在对所述PLL进行评估之前确定所述PLL是否被锁定。例如，使用来自所述PLL的所述输出信号和输入信号确定所述PLL是否被锁定，并且响应于确定所述PLL被锁定而对所述本文档来自技高网...

【技术保护点】
1.一种设备，其特征在于，包括：/n信号控制电路系统，所述信号控制电路系统被配置且布置成提供承载伪随机相位噪声且如从应用时钟信号和伪随机噪声导出的参考时钟信号；/n锁相环(PLL)，所述PLL包括相位检测器，所述相位检测器被配置且布置成响应于所述参考时钟信号而提供与所述参考时钟信号的相位相关的输出信号；以及/n相关性电路，所述相关性电路被配置且布置成通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且作为响应通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。/n

【技术特征摘要】
20180720 US 16/041,0271.一种设备，其特征在于，包括：
信号控制电路系统，所述信号控制电路系统被配置且布置成提供承载伪随机相位噪声且如从应用时钟信号和伪随机噪声导出的参考时钟信号；
锁相环(PLL)，所述PLL包括相位检测器，所述相位检测器被配置且布置成响应于所述参考时钟信号而提供与所述参考时钟信号的相位相关的输出信号；以及
相关性电路，所述相关性电路被配置且布置成通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且作为响应通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。


2.根据权利要求1所述的设备，其特征在于，所述PLL被配置且布置成当所述PLL同时提供与所述参考时钟信号的所述相位相关的所述输出信号时处理应用信号，所述参考时钟信号通过所述伪随机噪声进行相位调制。


3.根据权利要求1所述的设备，其特征在于，所述信号控制电路系统包括：
信号延迟电路；以及
信号延迟控制电路，所述信号延迟控制电路被配置且布置成响应于承载所述伪随机噪声的控制信号和所述应用时钟信号而将至少两个输出信号中的一个输出信号作为通过所述伪随机噪声进行相位调制的所述参考时钟信号传送，其中所述至少两个输出信号从所述应用时钟信号导出并且包括相对于所述至少两个输出信号中的另一个输出信号通过所述信号延迟电路延迟的至少一个输出信号。


4.根据权利要求1所述的设备，其特征在于，所述PLL进一步包括：
环路滤波器，所述环路滤波器被配置且布置成对如由所述相位检测器输出的相位误差信号进行滤波，所述相位误差信号与所述参考时钟信号与来自所述PLL的反馈信号的相位差成比例；
振荡器，所述振荡器被配置且布置成响应于经滤波相位误差信号而提供输出；以及
反馈环路，所述反馈环路包括反馈分频器电路，被配置且布置成响应于所述振荡器的所述输出而向所述相位检测器提供...

【专利技术属性】
技术研发人员：简彼得·斯考特，乌里希·莫尔曼，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL