于外延生长之前预清洁基板表面的方法和设备技术

本发明专利技术的实施方式大体涉及从基板表面移除污染物和原生氧化物的方法。方法一般包括利用等离子体工艺移除设置于基板表面上的污染物，并接着通过利用远程等离子体辅助干式蚀刻工艺清洁基板表面。

Methods and equipment for precleaning substrate surface prior to epitaxial growth

【技术实现步骤摘要】
于外延生长之前预清洁基板表面的方法和设备本申请是申请日为2014年7月22日申请的申请号为201480043644.7，并且专利技术名称为“于外延生长之前预清洁基板表面的方法和设备”的专利技术专利申请的分案申请。
本专利技术的实施方式大体涉及从基板表面移除污染物和氧化物的方法和设备。
技术介绍
集成电路形成于硅和其他半导体基板中以及形成于硅和其他半导体基板上。在单晶硅的情形中，通过从熔融硅的浴(bath)生成锭并接着将固化的锭切成多个晶片来制造基板。接着可在单晶硅晶片上形成外延硅层以形成可为掺杂的或未掺杂的无缺陷硅层。由外延硅层制造诸如晶体管之类的半导体装置。所形成的外延硅层的电学性质通常优于单晶硅基板的性质。当暴露于一般的晶片制造设施周围条件时，单晶硅和外延硅层的表面易受到污染物影响。举例而言，原生氧化物层可在外延层沉积之前形成于单晶硅表面上。此外，存在于周围环境中的污染物会沉积于单晶表面上。单晶硅表面上存在的原生氧化物层或污染物负面地影响后续形成于单晶表面上的外延层的品质。虽然目前的清洁方法从单晶硅表面移除了某些原生氧化物和污染物，但仍然残留某些污染物。因此，需要清洁基板表面的方法和设备，特别是在执行外延沉积工艺之前清洁基板表面的方法和设备。
技术实现思路
本专利技术的实施方式大体涉及从基板表面移除污染物和原生氧化物的方法。方法一般包括利用等离子体工艺移除设置于基板表面上的污染物，并接着通过利用远程等离子体辅助干式蚀刻工艺清洁基板表面。在一个实施方式中，披露清洁基板的表面的方法。方法包括从基板的表面移除污染物、接着通过利用等离子体蚀刻工艺清洁基板的表面、并在基板的表面上形成外延层，其中通过还原工艺移除污染物，且其中在等离子体蚀刻工艺过程中使用至少一种处理气体。在另一个实施方式中，披露在基板的表面上形成外延层的方法。方法包括从基板的表面移除污染物、接着通过利用等离子体蚀刻工艺清洁基板的表面、并接着在基板的表面上形成外延层，其中通过还原工艺移除污染物。在另一个实施方式中，披露清洁基板的表面的方法。方法包括从基板的表面移除污染物、通过利用等离子体蚀刻工艺清洁基板的表面、并在基板的表面上形成外延层，其中通过还原工艺移除污染物，且其中在等离子体蚀刻工艺过程中使用的处理气体的至少一者包括氟。在另一个实施方式中，披露在基板的表面上形成外延层的设备。设备包括第一处理腔室，第一处理腔室耦接至第一传送腔室，其中第一处理腔室被配置成执行还原工艺以从基板的表面移除污染物；清洁腔室，清洁腔室耦接至第一传送腔室，其中清洁腔室被配置成执行等离子体蚀刻工艺以移除氧化物层；第二传送腔室，第二传送腔室通过第二处理腔室耦接至第一传送腔室；和多个第三处理腔室，多个第三处理腔室耦接至第二传送腔室，其中多个第三处理腔室被配置成将外延层沉积于基板的表面上。附图说明可通过参照实施方式(一些实施方式描绘于附图中)来详细理解本专利技术的上述特征以及以上简要概述的有关本专利技术更具体的描述。然而，需注意附图仅描绘本专利技术的典型实施方式，因此附图不被视为对本专利技术范围的限制，因为本专利技术可允许其他等效的实施方式。图1描绘根据本专利技术的一个实施方式的处理顺序。图2是根据本专利技术的一个实施方式的处理腔室的截面图。图3是根据本专利技术的一个实施方式的另一处理腔室的截面图。图4是根据本专利技术的一个实施方式的另一处理腔室的截面图。图5是根据本专利技术的一个实施方式的清洁腔室的截面图。图6描绘根据本专利技术的实施方式能用于完成图1中所示的处理顺序的处理系统。图7描绘根据本专利技术的实施方式能用于完成图1中所示的处理顺序的另一处理系统。为了便于理解，已经尽可能地使用相同的参考标记来标示各图中共有的相同元件。预期一个实施方式中披露的元件可有利地并入其他实施方式而不需特别详述。具体实施方式本专利技术的实施方式大体涉及从基板表面移除污染物和原生氧化物的方法。方法一般包括利用等离子体工艺移除设置于基板表面上的污染物，并接着通过利用远程等离子体辅助干式蚀刻工艺清洁基板表面。图1描绘根据本专利技术的一个实施方式的处理顺序100。处理顺序100开始于步骤102。在步骤102中，移除基板的表面上的污染物。基板可包括含硅材料，而表面可包括诸如硅(Si)、锗(Ge)或硅锗合金(SiGe)之类的材料。在某些实施方式中，Si、Ge或SiGe表面可具有污染物和氧化物层(诸如原生氧化物层)设置于表面上。由于外延沉积工艺对污染物(诸如含碳污染物)的敏感性，暴露于大部分典型的清洁室环境达数小时将使得大量的污染物重新累积于基板的表面上，以致累积的污染物将影响后续形成的外延层的品质。在步骤102的某些实施方式中，可利用还原工艺102A和/或氧化工艺102B从基板的表面移除污染物。本文描述有多种可适用于污染物移除的还原工艺。在一个实施方式中，利用含氢等离子体移除污染物。等离子体可包含氢气(H2)和/或氩(Ar)和氨(NH3)气。等离子体可为感应耦合或电容耦合的，或者等离子体可由微波源所激发。在一个实施方式中，等离子体是感应耦合的，处理温度可为约400摄氏度(℃)，并且处理压力可为约20毫托(mTorr)。能够适于利用感应耦合等离子体执行还原工艺的处理腔室描绘于图2中。图3描绘能够适于利用电容耦合等离子体执行还原工艺的处理腔室。图4描绘能够适于利用感应耦合等离子体执行不同还原工艺的处理腔室。在移除污染物之后，如步骤104中所示，利用清洁工艺清洁基板的表面。清洁工艺可包括等离子体蚀刻工艺，等离子体蚀刻工艺于以下进一步讨论。在某些实施方式中，等离子体蚀刻工艺可利用含氟等离子体。能够适于执行等离子体蚀刻工艺的处理腔室描绘于图5中。接着，在步骤106中，将外延层沉积于基板的表面上。可在一个处理系统(诸如图6中所示的群集工具)中执行步骤102、104和106。或者，如图7中所示，可在不位于包含执行步骤104和106的处理腔室的处理系统内的处理腔室中执行步骤102。图2是根据一个实施方式的处理腔室200的截面图。处理腔室200是感应耦合等离子体处理腔室，适于执行步骤102A中的至少一些工艺，并因此移除累积于基板202的表面201上的污染物，诸如碳或碳氢化合物。在一个实施方式中，处理腔室200是可从California(加利福尼亚)州SantaClara(圣克拉拉)市的AppliedMaterials,Inc.(应用材料公司)获得的改良去耦等离子体氮化(DPN)腔室。处理腔室200一般包括射频(RF)源组件291、处理腔室组件293和基板支撑组件294。处理腔室组件293一般包括用于在处理区域222中形成真空以便于能够在其中执行等离子体工艺的多个部件。一般而言，处理腔室组件293包括密封地封围处理区域222的腔室基底227、腔室壁228和腔室盖229。可通过利用真空泵210将处理区域222排空至所需的真空压力，真空泵210通过腔室基底227和/或腔室壁228连接至处理区域222。一般而言，腔室本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n将基板放置在处理腔室中，所述基板包括半导体材料、设置在所述半导体材料上的原生氧化物层、和设置在所述原生氧化物层上的含碳污染物；/n通过执行还原工艺移除所述含碳污染物，所述还原工艺包括形成含氢等离子体；/n通过执行蚀刻工艺移除所述原生氧化物层，所述蚀刻工艺包括形成含氟等离子体；和/n在所述基板上形成外延层。/n

【技术特征摘要】
20130809 US 61/864,4441.一种方法，包括：
将基板放置在处理腔室中，所述基板包括半导体材料、设置在所述半导体材料上的原生氧化物层、和设置在所述原生氧化物层上的含碳污染物；
通过执行还原工艺移除所述含碳污染物，所述还原工艺包括形成含氢等离子体；
通过执行蚀刻工艺移除所述原生氧化物层，所述蚀刻工艺包括形成含氟等离子体；和
在所述基板上形成外延层。


2.如权利要求1所述的方法，其中所述含氢等离子体是感应耦合等离子体。


3.如权利要求1所述的方法，其中所述含氢等离子体是电容耦合等离子体。


4.如权利要求1所述的方法，其中所述含氟等离子体是通过使含氟气体流入远程等离子体源中而形成的。


5.如权利要求4所述的方法，其中所述含氟气体包括三氟化氮。


6.如权利要求1所述的方法，其中所述含氢等离子体是通过RF源施加约10W与约500W之间的功率而形成的。


7.如权利要求6所述的方法，其中所述还原工艺进一步包括将所述基板维持在约15℃与约500℃之间的温度并且将处理压力维持在约20mTorr与约700mTorr之间。


8.一种方法，包括：
将基板放置在处理腔室中，所述基板包括半导体材料、设置在所述半导体材料上的原生氧化物层、和设置在所述原生氧化物层上的含碳污染物；
通过执行还原工艺移除所述含碳污染物，所述还原工艺包括形成氨等离子体；
通过执行蚀刻工艺移除所述原生氧化物层，所述蚀刻工艺包括形成含氟等离子体；和
在所述基板上形成外延层。<...

【专利技术属性】
技术研发人员：克里斯托弗·S·奥尔森，特里萨·克莱默·瓜里尼，杰弗里·托宾，劳拉·哈夫雷查克，彼得·斯通，洛志威，乔普拉·索拉布，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US