具有静电保护功能的输出驱动电路制造技术

一种输出驱动电路，包括：输出驱动模块，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及输出端；第一PMOS管的源极连接电源线VDD，漏极与第一NMOS管的漏极连接；第二PMOS管的源极连接至电源线VDD，漏极与第二NMOS管的漏极连接；第一NMOS管的源极、第二NMOS管的源极均连接至地线VSS；输出端连接至第一PMOS管和第一NMOS管的漏极，还连接至第二PMOS管和第二NMOS管的漏极；第一电位控制模块和第二电位控制模块，第一电位控制模块连接至第一PMOS管的栅极、第二PMOS管的栅极，用于在ESD状态下，使第一PMOS管的栅极、第二PMOS管的栅极均具有相同的电位；第二电位控制模块连接至第一NMOS管的栅极、第二NMOS管的栅极，用于在ESD状态下，使第一NMOS管的栅极、第二NMOS管的栅极均具有相同的电位。

Output drive circuit with electrostatic protection function

【技术实现步骤摘要】
具有静电保护功能的输出驱动电路
本技术涉及集成电路领域，尤其涉及一种具有静电保护电路的输出驱动电路。
技术介绍
半导体集成电路要有静电(ESD)保护电路以保证集成电路的可靠性。为了节省芯片面积，在半导体集成电路的输出驱动电路的NMOS和PMOS具有双重功能，一方面它们作为电路的输出驱动级使用，另一方面在ESD发生时也可同时作ESD保护电路来使用。现有技术中利用栅极耦合技术所涉及的输出驱动电路在静电放电测试下，出现在输出端上的静电电压虽然会经由栅极与漏极的寄生电容而耦合一些电压到NMOS管的栅极上，去促使NMOS晶体管导通来排放ESD电流。但是现有电路结构会导致不同NMOS之间不均匀导通问题的发生，从而影响输出驱动级的ESD耐受能力。因此，需要进一步提升整体输出驱动电路的静电防护能力。
技术实现思路
本技术所要解决的技术问题是，提高输出驱动电路的ESD耐受能力。为解决上述问题，本技术的技术方案提供一种具有静电保护功能的输出驱动电路，包括：输出驱动模块，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及输出端；所述第一PMOS管的源极连接电源线VDD，漏极与所述第一NMOS管的漏极连接；所述第二PMOS管的源极连接至电源线VDD，漏极与所述第二NMOS管的漏极连接；所述第一NMOS管的源极、第二NMOS管的源极均连接至地线VSS；所述输出端连接至所述第一PMOS管和第一NMOS管的漏极，还连接至所述第二PMOS管和第二NMOS管的漏极；第一电位控制模块和第二电位控制模块，所述第一电位控制模块连接至所述第一PMOS管的栅极、所述第二PMOS管的栅极，用于在ESD状态下，使得所述第一PMOS管的栅极、所述第二PMOS管的栅极均具有相同的电位；所述第二电位控制模块连接至所述第一NMOS管的栅极、所述第二NMOS管的栅极，用于在ESD状态下，使得所述第一NMOS管的栅极、所述第二NMOS管的栅极均具有相同的电位。可选的，所述第一电位控制模块包括第一控制电压端和第三控制PMOS管；所述第三控制PMOS管的栅极连接至所述第一控制电压端，源极连接至电源线VDD，漏极连接至所述第二PMOS晶体管的栅极。可选的，所述第一电位控制模块包括：第一控制NMOS管、第二控制NMOS管以及第一控制电压端；所述第一控制NMOS管的漏极连接至第一PMOS管的栅极，源极连接至地线VSS，栅极连接至所述第一控制电压端；所述第二控制NMOS管的漏极连接至第二PMOS管的栅极，源极连接至地线VSS，栅极连接至所述第一控制电压端。可选的，所述第一控制电压端的电压在输出端施加负ESD电压时，控制所述第一控制NMOS管、第二控制NMOS管导通，第三控制PMOS管关断；所述第一控制电压端的电压在正常工作状态下，控制所述第一控制NMOS管、第二控制NMOS管关断，所述第三控制PMOS管导通。可选的，所述第一电位控制模块还包括第一控制电压输出单元，所述第一控制电压输出单元包括第一电容和第一分压器件，所述第一电容一端连接至电源线VDD，所述第一分压器件连接至第一电容另一端与地线VSS之间，所述第一分压器件与所述第一电容的连接端作为第一控制电压端。可选的，所述第一分压器件为第一电阻或第一分压NMOS管，所述第一分压NMOS管的栅极连接至电源线VDD，漏极连接至第一电容，源极连接至地线VSS。可选的，所述第二电位控制模块包括第二控制电压端和第三控制NMOS管；所述第三控制NMOS管的栅极连接至所述第二控制电压端，漏极连接至所述第二NMOS管的栅极，源极连接至地线VSS。可选的，所述第二电位控制模块还包括：第一控制PMOS管、第二控制PMOS管和第二控制电压端；所述第一控制PMOS管的漏极连接至第一NMOS管的栅极，源极连接至电源线VDD，栅极连接至所述第二控制电压端；所述第二控制PMOS管的漏极连接至第二NMOS管的栅极，源极连接至电源线VDD，栅极连接至所述第二控制电压端。可选的，所述第二控制电压端的电压在输出端施加正ESD电压时，控制所述第一控制PMOS管、第二控制PMOS管导通，第三控制NMOS晶体管关断；所述第二控制电压端的电压在正常工作状态下，控制所述第一控制PMOS管、第二控制PMOS管关断，所述第三控制NMOS管导通。可选的，所述第二电位控制模块还包括第二控制电压输出单元，所述第二控制电压输出单元包括第二电容和第二分压器件，所述第二电容一端连接至地线VSS，所述第二分压器件连接至第二电容另一端与电源线VDD之间，所述第二分压器件与所述第二电容的连接端作为第二控制电压端。可选的，所述的第二分压器件为第二电阻或第二分压PMOS管，所述第二分压PMOS管的栅极连接至地线VSS，源极连接至电源线VDD，漏极连接至第二电容。可选的，所述第一PMOS管的栅极连接至预驱动电路的第一输出端；所述第一NMOS管的栅极连接至预驱动电路的第二输出端。本技术的输出驱动电路在ESD状态下，输出驱动单元内的各个晶体管均能够被均匀打开，从而均匀泄放ESD电流，从而提高所述输出驱动电路的ESD耐受能力，从而有效提高整体输出驱动级的静电放电(ESD)防护能力。附图说明图1为本技术一具体实施方式的输出驱动电路的结构示意图；图2为本技术一具体实施方式的第一分压NMOS管的连接结构示意图；图3为本技术一具体实施方式的第二分压PMOS管的连接结构示意图；图4为本技术一具体实施方式的输出驱动电路的结构示意图。具体实施方式下面结合附图对本技术提供的具有静电保护功能的输出驱动电路的具体实施方式做详细说明。请参考图1，为本技术一具体实施方式的输出驱动电路的结构示意图。所述输出驱动电路包括输出驱动模块，所述输出驱动模块包括第一PMOS管Mp1、第二PMOS管Mp2、第一NMOS管Mn1、第二NMOS管Mn2，以及输出端101。所述第一PMOS管Mp1的源极连接电源线VDD，漏极与所述第一NMOS管Mn1的漏极连接。所述第二PMOS管Mp2的源极连接至电源线VDD，漏极与所述第二NMOS管Mn2的漏极连接。所述第一NMOS管Mn1的源极、第二NMOS管Mn2的源极均连接至地线VSS。所述输出端101连接至所述第一PMOS管Mp1和第一NMOS管Mn1的漏极之间，还连接至所述第二PMOS管Mp2和第二NMOS管Mn2的漏极之间。所述输出驱动电路还包括第一电位控制模块110和第二电位控制模块120。所述第一电位控制模块110连接至所述第一PMOS管Mp1的栅极、所述第二PMOS管Mp2的栅极，用于在ESD状态下，使得所述第一PMOS管Mp1的栅极、所述第二PMOS管Mp2的栅极以及所述第一控制PMOS管Mp3的栅极均具有相同的电位，从而使得输出驱动单元的第一PMOS管和第二PMOS管在ESD状态下，能够均匀导本文档来自技高网...

【技术保护点】
1.一种具有静电保护功能的输出驱动电路，其特征在于，包括：/n输出驱动模块，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及输出端；所述第一PMOS管的源极连接电源线VDD，漏极与所述第一NMOS管的漏极连接；所述第二PMOS管的源极连接至电源线VDD，漏极与所述第二NMOS管的漏极连接；所述第一NMOS管的源极、第二NMOS管的源极均连接至地线VSS；所述输出端连接至所述第一PMOS管和第一NMOS管的漏极，还连接至所述第二PMOS管和第二NMOS管的漏极；/n第一电位控制模块和第二电位控制模块，所述第一电位控制模块连接至所述第一PMOS管的栅极、所述第二PMOS管的栅极，用于在ESD状态下，使得所述第一PMOS管的栅极、所述第二PMOS管的栅极均具有相同的电位；所述第二电位控制模块连接至所述第一NMOS管的栅极、所述第二NMOS管的栅极，用于在ESD状态下，使得所述第一NMOS管的栅极、所述第二NMOS管的栅极均具有相同的电位。/n

【技术特征摘要】
1.一种具有静电保护功能的输出驱动电路，其特征在于，包括：
输出驱动模块，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及输出端；所述第一PMOS管的源极连接电源线VDD，漏极与所述第一NMOS管的漏极连接；所述第二PMOS管的源极连接至电源线VDD，漏极与所述第二NMOS管的漏极连接；所述第一NMOS管的源极、第二NMOS管的源极均连接至地线VSS；所述输出端连接至所述第一PMOS管和第一NMOS管的漏极，还连接至所述第二PMOS管和第二NMOS管的漏极；
第一电位控制模块和第二电位控制模块，所述第一电位控制模块连接至所述第一PMOS管的栅极、所述第二PMOS管的栅极，用于在ESD状态下，使得所述第一PMOS管的栅极、所述第二PMOS管的栅极均具有相同的电位；所述第二电位控制模块连接至所述第一NMOS管的栅极、所述第二NMOS管的栅极，用于在ESD状态下，使得所述第一NMOS管的栅极、所述第二NMOS管的栅极均具有相同的电位。


2.根据权利要求1所述的输出驱动电路，其特征在于，所述第一电位控制模块包括第一控制电压端和第三控制PMOS管；所述第三控制PMOS管的栅极连接至所述第一控制电压端，源极连接至电源线VDD，漏极连接至所述第二PMOS晶体管的栅极。


3.根据权利要求2所述的输出驱动电路，其特征在于，所述第一电位控制模块还包括：第一控制NMOS管、第二控制NMOS管以及第一控制电压端；所述第一控制NMOS管的漏极连接至第一PMOS管的栅极，源极连接至地线VSS，栅极连接至所述第一控制电压端；所述第二控制NMOS管的漏极连接至第二PMOS管的栅极，源极连接至地线VSS，栅极连接至所述第一控制电压端。


4.根据权利要求3所述的输出驱动电路，其特征在于，所述第一控制电压端的电压在输出端施加负ESD电压时，控制所述第一控制NMOS管、第二控制NMOS管导通，第三控制PMOS管关断；所述第一控制电压端的电压在正常工作状态下，控制所述第一控制NMOS管、第二控制NMOS管关断，所述第三控制PMOS管导通。


5.根据权利要求2所述的输出驱动电路，其特征在于，所述第一电位控制模块还包括第一控制电压输出单元，所述第一控制电压输出单元包括第一电容和第一分压器件，所述第一电容一端连...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34