一种零失调比较器电路制造技术

本实用新型专利技术涉及一种零失调比较器电路，包括比较器、时钟产生电路、反相器、第一至第四控制开关、第一至第二电容器，时钟产生电路的输出端连接第一和第三控制开关的控制端，时钟产生电路的输出端接反相器的输入端，反相器的输出端接第二和第四控制开关的控制端，第一信号输入端通过第一控制开关接比较器的正相输入端，第二信号输入端通过第二控制开关接比较器的正相输入端，比较器的反相输入端通过第三控制开关接比较器的输出端，信号输出端通过第四控制开关接比较器的输出端，第一和第二电容器的一端分别接比较器的反相输入端和第四控制开关，另一端均接地。本电路的结构简单，性能参数稳定可靠，能将电压比较精度提高至20倍以上。

A zero offset comparator circuit

【技术实现步骤摘要】
一种零失调比较器电路
本技术涉及比较器集成电路
，尤其涉及一种零失调比较器电路，适用于对失调电压要求高的场合。
技术介绍
在集成电路设计领域中，比较器的应用非常广泛，可用于比较两个输入信号电压的高低。通常的比较器（COMP）如图1所示，具有两个输入端：正相输入端（INP）和反相输入端（INN），还有一个输出端（OUT）。图2为一种常用的比较器（COMP）内部电路结构图，PMOS管P1和P2为差分输入对，用于比较输入信号INP和INN；PMOS管P4和NMOS管N3组成轨到轨的输出级；电阻R1和电容C1作为米勒补偿，保证比较器用于闭环时的稳定性。理论上，当输入信号INN的电压值大于输入信号INP的电压值时，比较器COMP的输出OUT为低电平；当输入信号INN的电压值小于输入信号INP的电压值时，比较器COMP的输出OUT为高电平。但实际情况是，由于受电路参数、版图布局、工艺波动等因素的影响，在比较器COMP的输入信号INN和INP之间会存在一定的失调电压△V（△V可能是正值，也可能是负值）。即：当输入信号INN的电压值大于输入信号INP+△V的电压值时，比较器COMP的输出OUT为低电平；当输入信号INN的电压值小于输入信号INP+△V的电压值时，比较器COMP的输出OUT为高电平。目前，通过改善电路中器件参数的匹配、版图中器件的布局来降低失调电压△V，但却不能完全消除失调电压△V，△V的大小约为几mV到几十mV之间，对于一些要求失调电压△V小于1mV的高精度信号比较器的场合，现有的比较器电路结构已不能满足该高精度的需求。
技术实现思路
本技术的目的在于提供一种结构简单、易于实现的零失调比较器电路，该电路具有零失调电压的特点，同时电路中的失调电压不再受电路参数、版图布局、工艺波动等因素的影响。为了实现上述目的，本技术采用的技术方案为，一种零失调比较器电路，包括比较器、时钟产生电路、反相器、第一至第四控制开关、第一至第二电容器，时钟产生电路的输出端连接第一和第三控制开关的控制端，时钟产生电路的输出端连接反相器的输入端，反相器的输出端连接第二和第四控制开关的控制端，第一信号输入端通过第一控制开关连接比较器的正相输入端，第二信号输入端通过第二控制开关连接比较器的正相输入端，比较器的反相输入端通过第三控制开关连接比较器的输出端，信号输出端通过第四控制开关连接比较器的输出端，第一电容器的一端连接比较器的反相输入端，另一端接地，第二电容器的一端连接第四控制开关，另一端接地。作为本技术的一种改进，所述时钟产生电路输出占空比为50%的方波信号。作为本技术的一种改进，所述时钟产生电路输出高电平时，第一和第三控制开关保持开通状态，第二和第四控制开关保持关断状态；当时钟产生电路输出低电平时，第一和第三控制开关保持关断状态，第二和第四控制开关保持开通状态。作为本技术的一种改进，所述时钟产生电路包括振荡电路和D触发器分频电路，振荡电路的输出端连接D触发器分频电路的输入端，D触发器分频电路的输出端作为时钟产生电路的输出端。作为本技术的一种改进，所述第一至第四控制开关采用可采用单个PMOS管或NMOS管实现，亦可采用PMOS管和NMOS管并联互补构成的CMOS传输门的形式实现，将MOS管的栅极作为第一至第四控制开关的控制端使用。作为本技术的一种改进，所述第一电容器的容量不低于1pF，第二电容器的容量不低于10pF。相对于现有技术，本技术所提出的比较器电路整体结构设计巧妙，结构合理简单，易于实现，通过使用时钟产生电路输出占空比为50%的方波信号来控制第一和第三控制开关的开启与关断，并通过反相器输出占空比亦为50%的反相位方波信号来控制第二和第四控制开关的开启与关断，使得第一和第三控制开关的开关状态与第二和第四控制开关的开关状态始终保持反向，从而使得由第一和第二信号输入端输入需要比较的两个电压输入信号分时段送入比较器中，比较器交替工作在电压采样阶段和电压比较阶段，并通过第一和第二电容器来存储电压，从而可将比较器的失调电压减小到0.1mV以内，与现有的比较器相比，其电压比较精度提高了20倍以上,有效在理论上抵消比较器的失调电压。附图说明图1为现有的比较器的结构示意图。图2为现有的比较器的内部电路结构图。图3为本技术优选实施例的零失调比较器电路的电路结构图。图4为本技术优选实施例的零失调比较器电路中的时钟产生电路的结构框图。图5为本技术所优选实施例的零失调比较器电路的仿真结果图。具体实施方式为了加深对本技术的理解和认识，下面结合附图对本技术作进一步描述和介绍。如图3所示，为本技术优选实施例所示出的一种零失调比较器电路，包括比较器COMP、时钟产生电路、反相器、第一至第四控制开关、第一至第二电容器，时钟产生电路的输出端连接第一控制开关SW1和第三控制开关SW3的控制端，时钟产生电路的输出端连接反相器的输入端，反相器的输出端连接第二控制开关SW2和第四控制开关SW4的控制端，第一信号输入端VA通过第一控制开关SW1连接比较器COMP的正相输入端INP，第二信号输入端VB通过第二控制开关SW2连接比较器COMP的正相输入端INP，比较器COMP的反相输入端INN通过第三控制开关SW3连接比较器COMP的输出端OUTA，信号输出端OUT通过第四控制开关SW4连接比较器COMP的输出端OUTA，第一电容器C1的一端连接比较器COMP的反相输入端INN，另一端接地，第二电容器C2的一端连接第四控制开关SW4，另一端接地。第一信号输入端VA和第二信号输入端VB用于输入比较器COMP中进行高精度比较的两个电压输入信号，信号输出端OUT用于输出比较器COMP电路的比较结果。具体的，如图4所示，所述时钟产生电路包括振荡电路OSC和D触发器分频电路，振荡电路OSC的输出端连接D触发器分频电路的输入端，D触发器分频电路的输出端作为时钟产生电路的输出端。振荡电路OSC能够产生高脉冲的方波信号作为时钟产生电路的振源，再经过D触发器分频电路输出一定占空比的方波信号。D触发器分频电路能够输出占空比为50%的方波信号，因此，在时钟产生电路的一个时钟周期中具有相同宽度的高、低电平信号。当时钟产生电路输出CLK为高电平时，反相器输出CLKB为低电平，此时，第一控制开关SW1和第三控制开关SW3保持开通状态，第二控制开关SW2和第四控制开关SW4保持关断状态；当时钟产生电路输出CLK为低电平，反相器输出CLKB为高电平时，第一控制开关SW1和第三控制开关SW3保持关断状态，第二控制开关SW2和第四控制开关SW4保持开通状态。进一步地，所述第一至第四控制开关可以采用单个PMOS管或NMOS管实现，将PMOS管或NMOS管的栅极作为第一至第四控制开关的控制端使用，PMOS管或NMOS管的源极和漏极作为第一至第四控制开关的两端。所述第一至第四控制开关也可以采用由一本文档来自技高网...

【技术保护点】
1.一种零失调比较器电路，其特征在于：包括比较器、时钟产生电路、反相器、第一至第四控制开关、第一至第二电容器，时钟产生电路的输出端连接第一和第三控制开关的控制端，时钟产生电路的输出端连接反相器的输入端，反相器的输出端连接第二和第四控制开关的控制端，第一信号输入端通过第一控制开关连接比较器的正相输入端，第二信号输入端通过第二控制开关连接比较器的正相输入端，比较器的反相输入端通过第三控制开关连接比较器的输出端，信号输出端通过第四控制开关连接比较器的输出端，第一电容器的一端连接比较器的反相输入端，另一端接地，第二电容器的一端连接第四控制开关，另一端接地。/n

【技术特征摘要】
1.一种零失调比较器电路，其特征在于：包括比较器、时钟产生电路、反相器、第一至第四控制开关、第一至第二电容器，时钟产生电路的输出端连接第一和第三控制开关的控制端，时钟产生电路的输出端连接反相器的输入端，反相器的输出端连接第二和第四控制开关的控制端，第一信号输入端通过第一控制开关连接比较器的正相输入端，第二信号输入端通过第二控制开关连接比较器的正相输入端，比较器的反相输入端通过第三控制开关连接比较器的输出端，信号输出端通过第四控制开关连接比较器的输出端，第一电容器的一端连接比较器的反相输入端，另一端接地，第二电容器的一端连接第四控制开关，另一端接地。


2.如权利要求1所述的一种零失调比较器电路，其特征在于，所述时钟产生电路输出占空比为50%的方波信号。


3.如权利要求2所述的一种零失调比较器电路，其特征在于，所述时钟产生电路输出高电平时，第一和第三控制开关保持开通状态，第二和第四控制开关保持关断状态；...

【专利技术属性】
技术研发人员：谭在超，张胜，丁国华，罗寅，
申请(专利权)人：苏州锴威特半导体股份有限公司，
类型：新型
国别省市：江苏;32