半导体器件和具有该半导体器件的半导体封装件制造技术

提供了一种半导体封装件和一种半导体器件。半导体封装件包括：封装衬底；第一半导体器件，在封装衬底的上表面上；第二半导体器件，在第一半导体器件的上表面上；第一连接凸块，附接到封装衬底的下表面；第二连接凸块，置于封装衬底与第一半导体器件之间并电连接到封装衬底和第一半导体器件；以及第三连接凸块，置于第一半导体器件与第二半导体器件之间并电连接到第一半导体器件和第二半导体器件。第一半导体器件具有边缘和在边缘处的台阶。

Semiconductor device and semiconductor package with the semiconductor device

【技术实现步骤摘要】
半导体器件和具有该半导体器件的半导体封装件相关申请的交叉引用本申请要求于2018年7月16日在韩国知识产权局提交的韩国专利申请No.10-2018-0082374的权益，该韩国专利申请的全部公开内容以引用的方式合并于本申请中。
本专利技术构思涉及半导体器件和包括该半导体器件的半导体封装件，以及可以被切割(或划片)成用于半导体封装件中的半导体器件的制品。本专利技术构思还涉及形成半导体器件的切割方法，以及涉及通过将衬底切割成单独的半导体器件且然后由至少一个半导体器件形成封装件来制造半导体封装件的方法。
技术介绍
在切割半导体衬底的工艺中，将半导体衬底固定到带上，然后切割半导体衬底和带。在这种情况下，带可能由于其延展性(带毛刺现象)而伸长和变形，而没有被干净地切割，并且半导体衬底的切割表面可能碎裂。这些问题可能导致半导体衬底的污染以及从半导体衬底制造半导体器件的良率的降低。
技术实现思路
根据本专利技术构思的一个方面，提供了一种半导体封装件，其包括：封装衬底；第一半导体器件，在所述封装衬底的上表面上；第二半导体器件，在所述第一半导体器件的上表面上；第一连接凸块，附接到所述封装衬底的下表面；第二连接凸块，置于所述封装衬底与所述第一半导体器件之间并电连接到所述封装衬底和所述第一半导体器件；第三连接凸块，置于所述第一半导体器件与所述第二半导体器件之间并电连接到所述第一半导体器件和所述第二半导体器件，其中，所述第一半导体器件中的台阶被限定在所述第一半导体器件的边缘处。根据本专利技术构思的另一方面，提供了一种在制造半导体器件中使用的制品，其包括：半导体衬底；以及半导体器件层，在所述半导体衬底的上部处。所述半导体器件层包括位于所述半导体衬底的第一区域上的裸片，并且所述裸片被所述半导体衬底的第二区域上的划线道分隔开。此外，所述半导体衬底具有位于其第二区域内的改性区域和位于所述第二区域的下部中的沟槽。根据本专利技术构思的另一方面，提供了一种半导体器件，其包括：具有相对侧的半导体衬底；半导体器件层，位于所述半导体衬底的一侧处并构成所述半导体器件的第一表面；以及电图案化层，在所述半导体衬底的另一侧上并构成所述半导体器件的第二表面，其中，所述半导体衬底中具有构成所述半导体器件的边缘的台阶，并且所述半导体衬底具有构成所述半导体器件的边缘的改性区域。根据本专利技术构思的另一方面，提供了一种半导体封装件，其包括：垂直间隔开的组件的堆叠，所述组件包括下衬底、上半导体器件和置于所述下衬底与所述上半导体器件之间的至少一个中间半导体器件；底部填充材料，置于所述组件之间并从所述半导体器件的组合占用区横向地向外突出；以及模制层，在所述下衬底上包封每个所述至少一个中间半导体器件和所述底部填充材料。每个中间半导体器件包括半导体衬底。所述半导体衬底中具有构成所述中间半导体器件的边缘的台阶和构成所述边缘的改性区域。所述底部填充材料填充所述台阶。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思，其中：图1是根据本专利技术构思的示例的半导体封装件的横截面视图；图2A和图2B各自是根据本专利技术构思的半导体封装件的半导体器件的外周部分的横截面视图，各自示出了器件边缘处的台阶的示例；图3A是根据本专利技术构思的示例的半导体封装件的横截面视图；图3B是根据本专利技术构思的示例的半导体封装件的横截面视图；图4A是根据本专利技术构思的示例的包括要切割成半导体器件的半导体衬底的制品的俯视图；图4B是根据本专利技术构思的示例的在其衬底中具有沟槽的一个示例的制品的横截面视图；图4C是根据本专利技术构思的示例的在其衬底中具有沟槽的另一示例的制品的横截面视图；图5是根据本专利技术构思的示例的具有贯通电极的制品的横截面视图；图6A是根据本专利技术构思的示例的半导体器件的横截面视图；图6B是根据本专利技术构思的另一示例的半导体器件的横截面视图；图7、图8、图9、图10、图11、图12、图13、图14A、图14B、图15、图16、图17和图18分别是根据本专利技术构思的制造半导体封装件的方法的过程期间的结构的横截面视图，其中，图14A和图14B示出了可以在该方法中执行的切割操作的不同示例。具体实施方式以下将参照附图详细描述本专利技术构思的示例。图1是根据本专利技术构思的示例的半导体封装件100的横截面视图。参照图1，半导体封装件100可以包括封装衬底S1。封装衬底S1可以包括晶片、载体、印刷电路板(PCB)和半导体器件中的任何一种。此外，半导体封装件100还可以包括位于封装衬底S1上的第一半导体器件C1和第二半导体器件C2。第一半导体器件C1和第二半导体器件C2可以是半导体存储器件。半导体存储器件可以是易失性存储半导体器件，例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)器件，或者非易失性存储半导体器件，例如相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)或电阻随机存取存储器(RRAM)器件。或者，第一半导体器件C1和第二半导体器件C2可以是逻辑半导体器件。例如，第一半导体器件C1和第二半导体器件C2可以是中央处理单元(CPU)、图形处理单元(GPU)或应用处理器(AP)。第一半导体器件C1和第二半导体器件C2可以是同质半导体器件或异质半导体器件。尽管图1作为示例示出了其中堆叠有第一半导体器件C1和第二半导体器件C2的半导体封装件100，但是堆叠在半导体封装件100内部的半导体器件的数量不限于此。例如，可以在半导体封装件100内部堆叠2个至32个半导体器件。仍参照图1，第一连接凸块110可以位于封装衬底S1的下表面之下。第一半导体器件C1可以安装在封装衬底S1的上表面上，并且第二连接凸块120可以布置在封装衬底S1与第一半导体器件C1之间，使得第一半导体器件C1可以电连接到封装衬底S1。第二半导体器件C2可以安装在第一半导体器件C1的上表面上，并且经由第三连接凸块130电连接到第一半导体器件C1。第一连接凸块110的结构可以不同于第二连接凸块120和第三连接凸块130的结构。根据一些示例，第二连接凸块120和第三连接凸块130具有相同的结构。封装衬底S1可以包括第三半导体器件。封装衬底S1可以包括第一半导体衬底141、第一半导体器件层142、第一贯通电极143和第一连接焊盘144。如图1所示，第一半导体衬底141可以包括布置在相对位置处的上表面145和下表面146，并且第一半导体器件层142可以形成在第一半导体衬底141的下表面146下方。第一贯通电极143延伸穿过第一半导体衬底141。第一连接焊盘144可以形成在第一半导体衬底141的下表面146下方，并且可以电连接到第一贯通电极143。在以上描述中，为了方便，上表面145指的是第一半导体衬底141的靠近第一半导体器件C1的表面，下表面146指的是第一半导体衬底141的靠近第一连接凸块110的表面。然而，在半导体封本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：/n封装衬底；/n第一半导体器件，位于所述封装衬底的上表面上；/n第二半导体器件，位于所述第一半导体器件的上表面上；/n第一连接凸块，附接到所述封装衬底的下表面；/n第二连接凸块，置于所述封装衬底与所述第一半导体器件之间并电连接到所述封装衬底和所述第一半导体器件；以及/n第三连接凸块，置于所述第一半导体器件与所述第二半导体器件之间并电连接到所述第一半导体器件和所述第二半导体器件，/n其中，在所述第一半导体器件的边缘处限定了所述第一半导体器件中的台阶。/n

【技术特征摘要】
20180716 KR 10-2018-00823741.一种半导体封装件，所述半导体封装件包括：
封装衬底；
第一半导体器件，位于所述封装衬底的上表面上；
第二半导体器件，位于所述第一半导体器件的上表面上；
第一连接凸块，附接到所述封装衬底的下表面；
第二连接凸块，置于所述封装衬底与所述第一半导体器件之间并电连接到所述封装衬底和所述第一半导体器件；以及
第三连接凸块，置于所述第一半导体器件与所述第二半导体器件之间并电连接到所述第一半导体器件和所述第二半导体器件，
其中，在所述第一半导体器件的边缘处限定了所述第一半导体器件中的台阶。


2.根据权利要求1所述的半导体封装件，其中，所述第一半导体器件的所述边缘具有改性区域。


3.根据权利要求2所述的半导体封装件，其中，所述第一半导体器件的所述改性区域的密度小于所述第一半导体器件的中心区域的密度。


4.根据权利要求3所述的半导体封装件，其中，所述封装衬底包括第三半导体器件，所述第三半导体器件具有半导体衬底和延伸穿过所述半导体衬底并电连接到所述第一半导体器件的第一贯通电极，并且
所述第一半导体器件包括第二半导体衬底和延伸穿过所述第二半导体衬底并电连接到所述第二半导体器件的第二贯通电极。


5.根据权利要求4所述的半导体封装件，其中，所述第一半导体器件的所述边缘处的所述台阶的高度为所述第一半导体器件的最大厚度的30％至80％。


6.根据权利要求5所述的半导体封装件，其中，所述第一半导体器件的所述边缘具有限定所述台阶的凹曲面。


7.根据权利要求5所述的半导体封装件，所述半导体封装件还包括在所述第三半导体器件的上表面与所述第一半导体器件的下表面之间包裹所述第一连接凸块的连接膜，以及在所述第一半导体器件的上表面与所述第二半导体器件的下表面之间包裹所述第二连接凸块的连接膜。


8.根据权利要求7所述的半导体封装件，其中，至少一个所述连接膜突出到所述第一半导体器件和所述第二半导体器件的组合占用区之外。


9.根据权利要求8所述的半导体封装件，其中，至少一个所述连接膜的侧面形成所述半导体封装件的侧表面的一部分。


10.一种半导体封装件，所述半导体封装件包括：
垂直间隔开的多个组件的堆叠，所述多个组件包括下衬底、上半导体器件和置于所述下衬底与所述上半导体器件之间的至少一个中间半导体器件；
底部填充材料，置于所述多个组件之间并从所述上半导体器件与至少一个中间半导体器件的组合占...

【专利技术属性】
技术研发人员：高永权，许埈荣，姜芸炳，李慈娟，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR