基于加减计数器的人工神经网络制造技术

本发明专利技术公开了一种基于加减计数器的人工神经网络，将与门电路和二进加减计数器相结合，作为神经元，附加锁存器、异或门电路和控制单元。该神经网络具有多个神经元，异步输入和同步输入相结合，大幅减少了输入输出和神经元之间的连接线路；总线式结构使得线路简单，通用性强，易于扩展神经网络规模，采用成熟的计数器电路、与门电路、锁存器、异或门电路和CPU电路，易于电路集成；釆用简单的与门电路实现复杂的乘法运算，计数器异步输入实现复杂的加减法运算，计数器的借位/进位输出以及异或门的异或运算，实现阈值函数运算；锁存器连接网络输入和输出，具有自反馈和互反馈功能，实现自锁、互锁、计时、计数等复杂的神经网络功能。

Artificial neural network based on addition and subtraction counter

【技术实现步骤摘要】
基于加减计数器的人工神经网络
本专利技术属于人工智能
，涉及一种人工神经网络，特别涉及一种基于加减计数器的人工神经网络。
技术介绍
人工神经网络（ArtificialNeuralNetworks，简写为ANNs）是一种模仿动物神经网络行为特征，进行分布式并行信息处理的算法数学模型。这种网络依靠系统的复杂程度，通过调整内部大量节点之间相互连接的关系，从而达到处理信息的目的，并具有自学习和自适应的能力。现有技术中的各种人工神经网络的硬件，虽然功能越来越强，但存在下列问题：1）连接复杂。为了获得各种复杂的运算，神经元和神经元之间连线呈几何级数增长，线路极为复杂。2）需要一大堆权值和阈值，并且要对这些权值和阈值进行训练和贮存，这给电路设计和制造带来了很多麻烦。3）要进行复杂的乘法运算、加减法运算、阈值函数运算，不容易用传统电子技术硬件实现。
技术实现思路
本专利技术的目的是提供一种基于加减计数器的人工神经网络，简化线路和运算，方便设计和制造，同时具有自锁、互锁、计数、计时等复杂控制功能。r>为实现上述目的，本文档来自技高网...

【技术保护点】
1.一种基于加减计数器的人工神经网络，其特征在于：以与门电路和二进加减计数器相结合，作为基本神经元，并附加锁存器、异或门电路和控制单元，进行神经网络运算，对权值和阈值进行训练和储存，进行神经网络仿真；异步输入和同步输入相结合；采用纵横相交的总线式结构，并采用计数器电路、与门电路、锁存器、异或门电路和CPU电路进行电路集成；釆用简单的与门电路实现复杂的乘法运算，通过计数器的异步输入实现复杂的加减法运算，通过计数器的借位/进位输出以及异或门的异或运算，实现复杂的阈值函数运算；通过锁存器将网络输入和输出相连，具有自反馈和互反馈功能，能实现自锁、互锁、计时、计数等复杂的神经网络功能；该人工神经网络具有...

【技术特征摘要】
1.一种基于加减计数器的人工神经网络，其特征在于：以与门电路和二进加减计数器相结合，作为基本神经元，并附加锁存器、异或门电路和控制单元，进行神经网络运算，对权值和阈值进行训练和储存，进行神经网络仿真；异步输入和同步输入相结合；采用纵横相交的总线式结构，并采用计数器电路、与门电路、锁存器、异或门电路和CPU电路进行电路集成；釆用简单的与门电路实现复杂的乘法运算，通过计数器的异步输入实现复杂的加减法运算，通过计数器的借位/进位输出以及异或门的异或运算，实现复杂的阈值函数运算；通过锁存器将网络输入和输出相连，具有自反馈和互反馈功能，能实现自锁、互锁、计时、计数等复杂的神经网络功能；该人工神经网络具有n个输入端和m个输出端，包括m个可逆加减计数器单元、m/4个锁存器单元、m/4个异或门单元、m个与门组以及控制单元，每个与门组均由n+m个与门组成，且每个与门组中与门的数量相同，所有的与门均采用三输入与门，
若m/4不是整数，则四舍五入取整后加1；若锁存器单元和异或门单元采用八输入八输出芯片，则从1个扩展为m/8个，若m/8不是整数，则四舍五入取整后加1。


2.根据权利要求1所述的基于加减计数器的人工神经网络，其特征在于：控制单元U5为1个，如果控制单元U5的并行IO口不够，可通过相关芯片扩展，或者选用并口数更多的CPU。


3.根据权利要求2所述的基于加减计数器的人工神经网络，其特征在于：所述的并口数更多的CPU为AVR系列单片机、PIC系列单片机、MSP430系列单片机、stm32系列单片机、其他专用单片机、Intel系列电脑CPU、AMD系列电脑CPU、VIA系列电脑CPU、高通手机CPU、联发科手机CPU、三星手机CPU或者华为手机CPU。


4.根据权利要求1所述的基于加减计数器的人工神经网络，其特征在于，所述与门组的数量为四个，每个与门组由八个与门组成，第一与门组中的第一与门（1-1）、第二与门（1-2）、第三与门（1-3）、第四与门（1-4）、第五与门（1-5）、第六与门（1-6）、第一与门（1-7）和第八与门（1-8）并排设置，该八个与门的输出端均与第一可逆加减计数器电路单元U1的clk端相连，第一与门（1-1）的第一输入端、第二与门（1-2）的第一输入端、第三与门（1-3）的第一输入端、第四与门（1-4）的第一输入端、第五与门（1-5）的第一输入端、第六与门（1-6）的第一输入端、第一与门（1-7）的第一输入端和第八与门（1-8）的第一输入端均接控制单元U5的P3.7引脚；
第二与门组中第九与门（2-1）的输出端、第十与门（2-2）的输出端、第十一与门（2-3）的输出端、第十二与门（2-4）的输出端、第十三与门（2-5）的输出端、第十四与门（2-6）的输出端、第十五与门（2-7）的输出端和第十六与门（2-8）的输出端均接第二可逆加减计数器电路单元U2的clk端；第九与门（2-1）的第一输入端、第十与门（2-2）的第一输入端、第十一与门（2-3）的第一输入端、第十二与门（2-4）的第一输入端、第十三与门（2-5）的第一输入端、第十四与门（2-6）的第一输入端、第十五与门（2-7）的第一输入端和第十六与门（2-8）的第一输入端均接控制单元U5的P3.5引脚；
第十与门组中第十七与门（3-1）的输出端、第十八与门（3-2）的输出端、第十九与门（3-3）的输出端、第二十与门（3-4）的输出端、第二十一与门（3-5）的输出端、第二十二与门（3-6）的输出端、第二十三与门（3-7）的输出端和第二十四与门（3-8）的输出端均接第三可逆加减计数器电路单元U3的clk端；第十七与门（3-1）的第一输入端、第十八与门（3-2）的第一输入端、第十九与门（3-3）的第一输入端、第二十与门（3-4）的第一输入端、第二十一与门（3-5）的第一输入端、第二十二与门（3-6）的第一输入端、第二十三与门（3-7）的第一输入端和第二十四与门（3-8）的第一输入端均接控制单元U5的P3.3引脚；
第四与门组中第二十五与门（4-1）的输出端、第二十六与门（4-2）的输出端、第二十七与门（4-3）的输出端、第二十八与门（4-4）的输出端、第二十九与门（4-5）的输出端、第三十与门（4-6）的输出端、第三十一与门（4-7）的输出端和第三十二四与门（4-8）的输出端均接第四可逆加减计数器电路单元U4的clk端；第二十五与门（4-1）的第一输入端、第二十六与门（4-2）的第一输入端、第二十七与门（4-3）的第一输入端、第二十八与门（4-4）的第一输入端、第二十九与门（4-5）的第一输入端、第三十与门（4-6）的第一输入端、第三十一与门（4-7）的第一输入端和第三十二与门（4-8）的第一输入端均接控制单元U5的P3.1引脚；
第一与门（1-1）的第二输入端、第九与门（2-1）的第二输入端、第十七与门（3-1）的第二输入端和第二十五与门（4-1）的第二输入端接控制单元U5的P2.0引脚；第二与门（1-2）的第二输入端、第十一与门（2-2）的第二输入端、第十八与门（3-2）第二输入端和第二十六与门（4-2）的第二输入端接控制单元U5的P2.1引脚；第三与门（1-3）的第二输入端、第十一与门（2-3）的第二输入端、第十九与门（3-3）的第二输入端和第二十七与门（4-3）的第二输入...

【专利技术属性】
技术研发人员：马卫东，
申请(专利权)人：马卫东，
类型：发明
国别省市：甘肃;62