选通时钟发生器和具有该选通时钟发生器的显示装置制造方法及图纸

选通时钟发生器和具有该选通时钟发生器的显示装置。提供了一种选通时钟发生器，其包括计数器、缓冲控制信号发生器和输出单元。计数器接收主时钟和具有上升定时信息和下降定时信息的控制数据，当通过从预设参考时间点开始对主时钟进行计数所得到的值达到上升数据时生成第一输出，并且当通过从参考时间点开始对主时钟进行计数所得到的值达到下降数据时生成第二输出。缓冲控制信号发生器从第一输出的定时到第二输出的定时生成选通导通电压的第一缓冲控制信号。输出单元在第一缓冲控制信号的选通导通电压的输出时段期间输出选通时钟的选通导通电压。

Strobe clock generator and display device with the strobe clock generator

【技术实现步骤摘要】
选通时钟发生器和具有该选通时钟发生器的显示装置
本专利技术涉及选通时钟发生器和包括该选通时钟发生器的显示装置。
技术介绍
在显示装置中，布置成彼此交叉的数据线和选通线以及像素以矩阵形式布置。用于驱动显示装置的驱动电路包括：定时控制器，其生成定时控制信号；数据驱动器，其将用于要显示的视频的数据电压提供给数据线；以及选通驱动器，其顺序地向选通线提供选通脉冲。选通驱动器包括用于顺序地输出选通脉冲的移位寄存器和用于确定移位寄存器的输出电压的电平移位器。电平移位器根据从定时控制信号提供的时钟信号输出在选通高电压和选通低电压之间摆动的选通时钟。从电平移位器输出的选通时钟由预设定时控制信号确定，并且不发生改变。具体地，由于从电平移位器输出的每个选通时钟被顺序地移位，所以施加到显示面板的线的选通脉冲具有这样的限制：它们具有相同相位和相同脉冲宽度。
技术实现思路
本专利技术的选通时钟发生器包括计数器、缓冲控制信号发生器和输出单元。计数器接收主时钟和具有上升定时信息和下降定时信息的控制数据，当从预设参考时间点开始对主时钟进行计数所得到的本文档来自技高网...

【技术保护点】
1.一种选通时钟发生器，所述选通时钟发生器包括：/n计数器，所述计数器接收主时钟和具有上升定时信息和下降定时信息的控制数据，当通过从预设参考时间点开始对所述主时钟进行计数所得到的值达到在所述上升定时信息中定义的时间点时生成第一输出，并且当通过从所述参考时间点开始对所述主时钟进行计数所得到的值达到在所述下降定时信息中定义的时间点时生成第二输出；/n缓冲控制信号发生器，所述缓冲控制信号发生器从所述第一输出的定时到所述第二输出的定时生成具有选通导通电压的第一缓冲控制信号；以及/n缓冲单元，所述缓冲单元在所述第一缓冲控制信号的选通导通电压输出时段期间通过输出端子输出选通时钟的选通导通电压。/n

【技术特征摘要】
20180712 KR 10-2018-00812881.一种选通时钟发生器，所述选通时钟发生器包括：
计数器，所述计数器接收主时钟和具有上升定时信息和下降定时信息的控制数据，当通过从预设参考时间点开始对所述主时钟进行计数所得到的值达到在所述上升定时信息中定义的时间点时生成第一输出，并且当通过从所述参考时间点开始对所述主时钟进行计数所得到的值达到在所述下降定时信息中定义的时间点时生成第二输出；
缓冲控制信号发生器，所述缓冲控制信号发生器从所述第一输出的定时到所述第二输出的定时生成具有选通导通电压的第一缓冲控制信号；以及
缓冲单元，所述缓冲单元在所述第一缓冲控制信号的选通导通电压输出时段期间通过输出端子输出选通时钟的选通导通电压。


2.根据权利要求1所述的选通时钟发生器，其中，
所述缓冲控制信号发生器还生成第二缓冲控制信号，所述第二缓冲控制信号的选通导通电压时段与所述第一缓冲控制信号的选通导通电压时段相反，并且
所述缓冲单元包括：
上拉单元，所述上拉单元响应于所述第一缓冲控制信号，将选通高电压的输入端子连接到所述选通时钟的输出端子；以及
下拉单元，所述下拉单元响应于所述第二缓冲控制信号，将选通低电压的输入端子连接到所述选通时钟的输出端子。


3.根据权利要求1所述的选通时钟发生器，其中，
所述参考时间点被设置为在数字数据输入后经过预定时段之后的时间点。


4.根据权利要求2所述的选通时钟发生器，其中，
所述上拉单元包括多个PMOS，每个所述PMOS具有连接到选通高电压的输入端子的源极和连接到所述选通时钟的输出端子的漏极，并且
所述下拉单元包括多个NMOS，每个所述NMOS具有连接到选通低电压的输入端子的源极和连接到所述选通时钟的输出端子的漏极。


5.根据权利要求4所述的选通时钟发生器，其中，
所述控制数据包括第一转换速率数据，并且
所述选通时钟发生器还包括：
第一多路复用器，所述第一多路复用器包括多个上拉控制开关，所述多个上拉控制开关将所述第一缓冲控制信号的输入端子连接到所述PMOS的相应栅极中的每一个，以及
多路复用器控制器，所述多路复用器控制器与所述第一转换速率数据成比例地调整要接通的所述上拉控制开关的数量。


6.根据权利要求4所述的选通时钟发生器，其中，
所述控制数据还包括第二转换速率数据，并且
所述选通时钟发生器还包括：
第二多路复用器，所述第二多路复用器包括多个下拉控制开关，所述多个下拉控制开关将所述第二缓冲控制信号的输入端子连接到所述NMOS的相应栅极中的每一个，以及
多路复用器控制器，所述多路复用器控制器与所述第二转换速率数据成比例地调整要接通的所述下拉控制开关的数量。


7.根据权利要求1所述的选通时钟发生器，所述选通时钟发生器还包括：
GPM控制器，所述GPM控制器包括连接在所述输出端子和接地电压的输入端子之间的放电控制晶体管；以及
GPM控制信号发生器，所述GPM控制信号发生器生成用于控制所述放电控制晶体管的GPM控制信号，
其中，所述控制数据还包括第一GPM控制数据，所述第一GPM控制数据包括用于确定所述GPM控制信号的输出定时的GPM调制定时信息。


8.根据权利要求7所述的选通时钟发生器，其中，
当通过从所述参考时间点开始对所述主时钟进行计数所得到的值达到所述GPM调制定时信息时，所述计数器生成第三输出，并且
所述GPM控制信号发生器从所述第三输出的定时开始输出作为导通电压的所述GPM控制信号。


9.根据权利要求7所述的选通时钟发生器，其中，
所述GPM控制器包括：
GPM电平调整单元，所述GPM电平调整单元生成电压电...

【专利技术属性】
技术研发人员：韩在元，赵舜东，金丁宰，李尚昱，崔亨珍，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国;KR