用于人工智能处理器的数据互联方法、系统、芯片和装置制造方法及图纸

本发明专利技术提出一种用于人工智能处理器的数据互联方法、系统、芯片和装置，包括通过串联多个PCIe Switch构成PCIe互联拓扑树，PCIe互联拓扑树中第一个PCIe Switch的上游端口与通用处理器相连，每个人工智能处理器均与PCIe互联拓扑树中一个PCIe Switch的下游端口相连；通过PCIe桥将第一传感器连接至PCIe互联拓扑树中任一PCIe Switch的下游端口；搭建PCIe‑SRIO桥接模块，以实现SRIO协议和PCIe协议之间的转换，并将PCIe‑SRIO桥接模块的PCIe端口连接至PCIe互联拓扑树中任一PCIe Switch的下游端口；通过互联多个SRIO交换机构成SRIO互联拓扑树，将PCIe‑SRIO桥接模块的SRIO端口连接到SRIO交换机上，以建立SRIO互联拓扑树与PCIe互联拓扑树的互联通路；通过SRIO桥将第二传感器连接至SRIO互联拓扑树中任一SRIO交换机的空闲端口。

Data interconnection methods, systems, chips and devices for AI processors

【技术实现步骤摘要】
用于人工智能处理器的数据互联方法、系统、芯片和装置
本专利技术涉及通信
和计算机体系结构
，具体涉及一种人工智能处理器数据互联方法及相关产品。
技术介绍
数据互联是大部分电子元器件、集成电路、计算机类产品、通信设备在实际应用过程中所需要经过的步骤和阶段。随着机器学习算法的飞速发展，人工智能处理器随之诞生。人工智能处理器的设计初衷是为机器学习算法提供算力保障。前文所述的人工智能处理器是一类微处理器，旨在加速被应用于数据密集型或传感器驱动任务的机器学习算法，如深度学习算法、强化学习算法。人工智能处理器是在人工智能时代的大背景下衍生出的产物。中国科学院计算技术研究所在2016年研制成功人工智能处理器——寒武纪1A，其IP已集成到麒麟970处理器，应用于各式智能终端。为了让芯片处理速度变得更快，专门为1A设计了专门的存储结构，并设计了完全不同于通用CPU的指令集，在1GHz主频下理论峰值性能为每秒5120亿次半精度浮点运算，对稀疏化神经网络的等效理论峰值高达每秒2万亿次浮点运算。2018年寒武纪发布了第二代高性能机器学习处理器“寒武纪MLU100”，全面支持多样化的机器学习应用，而不仅仅是常见的深度学习。MLU100基于多核并行架构，其8位定点算力达到128TOPS，且功耗可动态调整，广泛适用于物端、边缘及云端的推理任务。人工智能处理器在执行机器学习算法过程中，需要与人工智能处理器外部进行大量的数据交互。目前已有的人工智能处理器主要通过PCIe接口与传感器数据源端进行通信。单一的通信方式制约了人工智能处理器的应用范围，尤其是在嵌入式系统应用场景中，通常不采用PCIe通信接口，导致人工智能处理器无法直接应用。所述嵌入式系统，主要是指为特定应用而设计的专用计算机系统。嵌入式系统是用来控制或者监视机器、装置、工厂等大规模设备的系统。与个人计算机、服务器这样的通用计算机系统不同，嵌入式系统通常执行的是带有特定要求的预先定义的任务。由于嵌入式系统是针对若干项特殊的任务而设计，因此其功能、可靠性、成本、体积、功耗、环境适应性均有严格要求。从外观形态上来看，嵌入式系统通常是一个芯片片内系统，或者是一个电路板卡，或者由若干块板卡互相连接组成的电子装置，其程序存储在计算机可读存储介质中。事实上，除个人计算机、服务器这样的通用计算机系统之外的所有电子装置，都属于嵌入式系统范畴。
技术实现思路
针对现有技术的不足，本专利技术提出一种1.一种用于人工智能处理器的数据互联方法，其中包括：步骤1、通过串联多个PCIeSwitch构成PCIe互联拓扑树，该PCIe互联拓扑树中第一个PCIeSwitch的上游端口与通用处理器相连，每个人工智能处理器均与该PCIe互联拓扑树中一个PCIeSwitch的下游端口相连；步骤2、获取第一传感器，并通过PCIe桥将该第一传感器连接至该PCIe互联拓扑树中任一PCIeSwitch的下游端口；步骤3、搭建PCIe-SRIO桥接模块，以实现SRIO协议和PCIe协议之间的转换，并将该PCIe-SRIO桥接模块的PCIe端口连接至该PCIe互联拓扑树中任一PCIeSwitch的下游端口；步骤4、通过互联多个SRIO交换机构成SRIO互联拓扑树，将该PCIe-SRIO桥接模块的SRIO端口连接到SRIO交换机上，以建立该SRIO互联拓扑树与该PCIe互联拓扑树的互联通路；步骤5、获取第二传感器，并通过SRIO桥将该第二传感器连接至该SRIO互联拓扑树中任一SRIO交换机的空闲端口；步骤6、该第一传感器通过该PCIe桥和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联，该第二传感器通过该SRIO桥、该SRIO互联拓扑树、该PCIe-SRIO桥接模块和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联。所述的用于人工智能处理器的数据互联方法，其中步骤3中搭建的该PCIe-SRIO桥接模块由SRIO物理层接口子模块、SRIO数据包处理子模块、PCIe物理层接口子模块、PCIe数据包处理子模块和共享存储器组成；其中，该SRIO物理层接口子模块包括多个物理层通信信道，与该SRIO互联拓扑树相连中SRIO交换机的空闲端口相连，用于传输该第二传感器生成的SRIO数据包；该SRIO数据包处理子模块与该SRIO物理层接口子模块相连，用于对该SRIO数据包进行预处理后存入该共享存储器；该PCIe数据包处理子模块，用于从该共享存储器获取SRIO数据包，并将其转换为PCIe协议重编码，得到满足PCIe协议的转换数据包，该转换数据包通过PCIe物理层接口子模块发送至该PCIe互联拓扑树中任一PCIeSwitch的下游端口。所述的用于人工智能处理器的数据互联方法，其中该PCIe数据包处理子模块包括PCIe事务层TLP数据报文处理功能单元、PCIe链路层TLP报文收发校验功能单元、PCIe物理层字节分发合并功能单元、PCIe物理层数据流编解码功能单元、PCIe物理层数据流加解扰功能单元和PCIe物理层数据流串并转换功能单元。所述的用于人工智能处理器的数据互联方法，其中该SRIO数据包处理子模块包括：SRIO数据包解析功能单元，用于对SRIO数据报文进行解析处理，并与该共享存储器进行通信，将SRIO数据报文进行暂存；SRIO数据包路由功能单元，用于对SRIO数据报文进行ID寻址和分发路径选择；SRIO数据包校验功能单元，用于对SRIO数据报文进行校验；数据提取功能单元，用于接收来自该SRIO物理层接口子模块的物理层数据流，并提取SRIO物理层数据流中的有效数据；组建数据打包功能单元，用于将SRIO协议数据按照SRIO物理层要求进行封装打包，并发送给SRIO物理层接口子模块；该PCIe数据包处理子模块包括：PCIe事务层TLP数据报文处理功能单元，用于生成PCIe总线使用的数据报文并与该共享存储器进行通信，暂存TLP报文；PCIe链路层TLP报文收发和校验功能单元，用于对TLP报文进行收发处理并对TLP报文进行校验处理；PCIe物理层字节分发与合并功能单元，用于对TLP报文进行字节分发，并将来自不同通道的数据进行合并，并执行去抖动操作；PCIe物理层数据流编码、解码功能单元，用于对PCIe物理层数据流进行编码和解码操作；PCIe物理层数据流加扰、解扰功能单元，用于对PCIe物理层数据流进行加扰和解扰操作。PCIe物理层数据流串并转换功能单元，用于将串行数据流转换成并行数据流，并将并行数据流转换成串行数据流。本专利技术还提出了一种用于人工智能处理器的数据互联系统，其中包括：模块1、通过串联多个PCIeSwitch构成PCIe互联拓扑树，该PCIe互联拓扑树中第一个PCIeSwitch的上游端口与通用处理器相连，每个人工智能处理器均与该PCIe互联拓扑树中一个PCIeSwitch的下游端口相连；模块2、获取第一传感器，并通过PCI本文档来自技高网...

【技术保护点】
1.一种用于人工智能处理器的数据互联方法，其特征在于，包括：/n步骤1、通过串联多个PCIe Switch构成PCIe互联拓扑树，该PCIe互联拓扑树中第一个PCIe Switch的上游端口与通用处理器相连，每个人工智能处理器均与该PCIe互联拓扑树中一个PCIe Switch的下游端口相连；/n步骤2、获取第一传感器，并通过PCIe桥将该第一传感器连接至该PCIe互联拓扑树中任一PCIe Switch的下游端口；/n步骤3、搭建PCIe-SRIO桥接模块，以实现SRIO协议和PCIe协议之间的转换，并将该PCIe-SRIO桥接模块的PCIe端口连接至该PCIe互联拓扑树中任一PCIe Switch的下游端口；/n步骤4、通过互联多个SRIO交换机构成SRIO互联拓扑树，将该PCIe-SRIO桥接模块的SRIO端口连接到SRIO交换机上，以建立该SRIO互联拓扑树与该PCIe互联拓扑树的互联通路；/n步骤5、获取第二传感器，并通过SRIO桥将该第二传感器连接至该SRIO互联拓扑树中任一SRIO交换机的空闲端口；/n步骤6、该第一传感器通过该PCIe桥和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联，该第二传感器通过该SRIO桥、该SRIO互联拓扑树、该PCIe-SRIO桥接模块和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联。/n...

【技术特征摘要】
1.一种用于人工智能处理器的数据互联方法，其特征在于，包括：
步骤1、通过串联多个PCIeSwitch构成PCIe互联拓扑树，该PCIe互联拓扑树中第一个PCIeSwitch的上游端口与通用处理器相连，每个人工智能处理器均与该PCIe互联拓扑树中一个PCIeSwitch的下游端口相连；
步骤2、获取第一传感器，并通过PCIe桥将该第一传感器连接至该PCIe互联拓扑树中任一PCIeSwitch的下游端口；
步骤3、搭建PCIe-SRIO桥接模块，以实现SRIO协议和PCIe协议之间的转换，并将该PCIe-SRIO桥接模块的PCIe端口连接至该PCIe互联拓扑树中任一PCIeSwitch的下游端口；
步骤4、通过互联多个SRIO交换机构成SRIO互联拓扑树，将该PCIe-SRIO桥接模块的SRIO端口连接到SRIO交换机上，以建立该SRIO互联拓扑树与该PCIe互联拓扑树的互联通路；
步骤5、获取第二传感器，并通过SRIO桥将该第二传感器连接至该SRIO互联拓扑树中任一SRIO交换机的空闲端口；
步骤6、该第一传感器通过该PCIe桥和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联，该第二传感器通过该SRIO桥、该SRIO互联拓扑树、该PCIe-SRIO桥接模块和该PCIe互联拓扑树，实现与该人工智能处理器的数据互联。


2.如权利要求1所述的用于人工智能处理器的数据互联方法，其特征在于，步骤3中搭建的该PCIe-SRIO桥接模块由SRIO物理层接口子模块、SRIO数据包处理子模块、PCIe物理层接口子模块、PCIe数据包处理子模块和共享存储器组成；
其中，该SRIO物理层接口子模块包括多个物理层通信信道，与该SRIO互联拓扑树相连中SRIO交换机的空闲端口相连，用于传输该第二传感器生成的SRIO数据包；
该SRIO数据包处理子模块与该SRIO物理层接口子模块相连，用于对该SRIO数据包进行预处理后存入该共享存储器；
该PCIe数据包处理子模块，用于从该共享存储器获取SRIO数据包，并将其转换为PCIe协议重编码，得到满足PCIe协议的转换数据包，该转换数据包通过PCIe物理层接口子模块发送至该PCIe互联拓扑树中任一PCIeSwitch的下游端口。


3.如权利要求2所述的用于人工智能处理器的数据互联方法，其特征在于，该PCIe数据包处理子模块包括PCIe事务层TLP数据报文处理功能单元、PCIe链路层TLP报文收发校验功能单元、PCIe物理层字节分发合并功能单元、PCIe物理层数据流编解码功能单元、PCIe物理层数据流加解扰功能单元和PCIe物理层数据流串并转换功能单元。


4.如权利要求3所述的用于人工智能处理器的数据互联方法，其特征在于，该SRIO数据包处理子模块包括：
SRIO数据包解析功能单元，用于对SRIO数据报文进行解析处理，并与该共享存储器进行通信，将SRIO数据报文进行暂存；
SRIO数据包路由功能单元，用于对SRIO数据报文进行ID寻址和分发路径选择；
SRIO数据包校验功能单元，用于对SRIO数据报文进行校验；
数据提取功能单元，用于接收来自该SRIO物理层接口子模块的物理层数据流，并提取SRIO物理层数据流中的有效数据；
组建数据打包功能单元，用于将SRIO协议数据按照SRIO物理层要求进行封装打包，并发送给SRIO物理层接口子模块；
该PCIe数据包处理子模块包括：
PCIe事务层TLP数据报文处理功能单元，用于生成PCIe总线使用的数据报文并与该共享存储器进行通信，暂存TLP报文；
PCIe链路层TLP报文收发和校验功能单元，用于对TLP报文进行收发处理并对TLP报文进行校验处理；
PCIe物理层字节分发与合并功能单元，用于对TLP报文进行字节分发，并将来自不同通道的数据进行合并，并执行去抖动操作；
PCIe物理层数据流编码、解码功能单元，用于对PCIe物理层数据流进行编码和解码操作；
PCIe物理层数据流加扰、解扰功能单元，用于对PCIe物理层数据流进行加扰和解扰操作。
PCIe物理层数据流串并转换功能单元，用于将串行数据流转换成并行数据流，并将并行数据流转换成串行数据流。


5.一种用于人工智能处理器的数据互联系统，其特征在于，包括：
模块1、通过串联多个PCIeSwitch构成PCIe互联拓扑树，该PCIe互联拓扑树中第一个PCIeSwitch的上游端口与通用处理器相连，每个人工智能处理器均与该PCIe互联拓扑树中一个PCIeSwitch的下游端口相连；
模块2、获取第一传感器，并通过PCIe桥将该第一传感器连接至该PCIe互联拓扑树中任一PCIeSwitch的下游端口；
模块3、搭建PCIe-SRIO桥接模块，以实现SRIO协议和PCIe协议之间的转换，并将该PCIe-S...

【专利技术属性】
技术研发人员：赵二虎，徐勇军，吴济文，安竹林，李超，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11