一种应用于模数转换器的双排序间隔选取的电容校正方法技术

本发明专利技术公开了一种应用于模数转换器的双排序间隔选取的电容校正方法，涉及微电子学与固体电子学领域，特别是该领域中混合电容电阻型逐次逼近模数转换器中的电容设置方法。本发明专利技术采用单位电容构成混合电容电阻型逐次逼近模数转换器的正负电容阵列，通过两次排序后间隔选取构成模数转换器的各级有效位最高有效位(MSB)、次高有效位(MSB－1)……最低有效位(LSB)、Dummy电容。相比于传统SAR ADC，在静态性能与动态性能上均有显著改善；相较于传统的模拟、数字校正算法，本发明专利技术提出的调整校正方法仅需进行两次排序，操作更为简单，大大地节省了面积和功耗。

A capacitance correction method for selecting double sequence interval in ADC

【技术实现步骤摘要】
一种应用于模数转换器的双排序间隔选取的电容校正方法
本专利技术涉及微电子学与固体电子学领域，特别是该领域中混合电容电阻型逐次逼近模数转换器中的电容设置方法。
技术介绍
在智能时代，数字信号涉及到生活的方方面面。模数转换器(Analog-to-DigitalConverter，缩写为ADC)与数模转换器(Digital-to-AnalogConverter，缩写为DAC)是连接数字信号与模拟信号的桥梁，是数字世界的重要基础。逐次逼近模数转换器(SARADC)具有高精度、低功耗、小尺寸等优势，并且兼具中等速度，广泛运用于如植入式医疗设备、智能传感器等嵌入式低功耗的应用。开关电源高频噪声、模拟输入信号噪声、电源输出不稳定、元件不匹配等将会影响到ADC的精度。在SARADC的设计中，精度，速度，功耗，面积等性能指标的综合考量，以及ADC结构、校正算法等的选取，是设计者需要面对的问题。文献[J.Shenetal.,"A16-bit16MS/sSARADCwithon-chipcalibrationin55nmCMOS,"2017SymposiumonVLSICircuits,Kyoto,2017,pp.C282-C283.]提出一种具有低输入电容和高效片上前景校准算法，使用与储能电容器的信号无关的参考开关以提高速度并减小面积，校正后性能方面有明显改善，但是增加了整体的功耗。文献[W.TungandS.Huang,"AnEnergy-Efficient11-bit10-MS/sSARADCwithMonotonicSwitchingSplitCapacitorArray,"2018IEEEInternationalSymposiumonCircuitsandSystems(ISCAS),Florence,2018,pp.1-5.]提出了一种异步差分SARADC，同时使用单调开关程序与分离电容器结构，达到了减少面积和能量消耗的目的，并提出一种数字校准方法，使由电容器失配和桥式寄生电容器失配引起的影响最小化，但是该方法较为复杂，增加了版图设计的复杂度，且线性度与动态参数的提升不是很明显。专利201910772581.3于2019年提出一种中位选取的电容校正方法，通过多次排序，多次中位选取，有效地提升了ADC的静态性能与动态性能。但高达6次的电容排序以及5次电容组合大幅提升了ADC的功耗，并降低了ADC的转换速率。
技术实现思路
本专利技术针对现有技术中性能较差、功耗大、电容版图设计复杂、体积大等方面的缺陷，设计出一种应用于逐次逼近模数转换器的双排序间隔选取的电容校正方法。本专利技术技术方案为一种应用于模数转换器的双排序间隔选取的电容校正方法，该方法包括：步骤1：采用单位电容构成混合电容电阻型逐次逼近模数转换器中的正负电容阵列，设正负电容阵列各包含n个单位电容，并将单位电容标号为：Cu1、Cu2、Cu3……Cu(n-1)、Cun；步骤2：进行第一次排序：将单位电容Cui按电容值大小进行升序排列，并依次编号为将位于中间位置的两个单位电容分别作为转换器的最低有效位LSB与Dummy电容；然后将剩余的电容首尾组合，得到n/2-1个新的电容组Ci：与组合为C1、与组合为C2、与组合为C3……与组合为C(n/2-1)；步骤3：进行第二次排序：将n/2-1个新的电容组按电容值大小进行升序排列，并依次编号为：步骤4：对于排序后的电容组，从第一个电容组开始间隔选取，选取出当前n/4个电容组作为转换器的最高有效位MSB；步骤5：对于剩余的电容组，从第一个电容组开始间隔选取，选取出当前n/8个电容组作为转换器的次高有效位MSB－1；步骤6：重复步骤5，在剩余的电容组中，从第一个电容组开始间隔选取，每次选取电容组数目减半，作为转换器的其余有效位：MSB－2、MSB－3……，直至剩余一个电容组作为转换器的次低有效位LSB+1；步骤7：采用得到的MSB、MSB－1、MSB－2、MSB－3……LSB、dummy电容，作为逐次逼近模数转换器的电容阵列进行模数转换。本专利技术提出的双排序间隔选取的电容校正方法，相比于传统SARADC，在静态性能与动态性能上均有显著改善；相较于传统的模拟、数字校正算法，本专利技术提出的调整校正方法仅需进行两次排序，操作更为简单，大大地节省了面积和功耗。附图说明图1为混合电容电阻型SARADC结构示意图。图2为本专利技术提出的双排序间隔选取示意图。图3为两步完成单位电容Cu1、Cu2比较的示意图；(a)正负电容阵列中所有单位电容上极板接VCM，正电容阵列中Cu1下极板接VREFP，其他单位电容下极板接接VREFN，负电容阵列中Cu1下极板接接VREFN，其他单位电容下极板接接VREFP；(b)正负电容阵列中所有单位电容上极板断开与VCM连接，正电容阵列中Cu2下极板接VREFP，其他单位电容下极板接接VREFN，负电容阵列中Cu2下极板接接VREFN，其他单位电容下极板接接VREFP。图4为18位SARADC的静态性能仿真结果。图5为16位SARADC的静态性能仿真结果。图6为14位SARADC的静态性能仿真结果。图7为18位SARADC的动态性能仿真结果。图8为16位SARADC的动态性能仿真结果。图9为14位SARADC的动态性能仿真结果。具体实施方式本专利技术提出双排序间隔选取的电容校正方法，对于传统二进制阵列，以由高8位电容DAC和低10位电阻DAC组成的18位混合电容电阻型逐次逼近模数转换器为例进行详述。高M位电容DAC和低N电位电阻DAC的M+N位混合电容电阻型逐次逼近模数转换器结构如图1所示。若M＝8，N＝10，则表示高8位电容DAC和低10位电阻DAC组成的18位SARADC。高8位的正负电容阵列中各包含128个单位电容，将128个单位电容标号为：C_u1、C_u2、C_u3……C_u127、C_u128(如图2中的(1)所示)。128个单位电容的电容值本应是相等的，但是在实际情况中，由于各种因素的影响，128个单位电容往往并不完全相等，而是服从正态分布。对128个单位电容进行第一次升序排序：采用与文献[H.-.Lee,D.A.HodgesandP.R.Gray,“ASelf-Calibrating15BitCMOSA/DConverter,”IEEEJournalofSolid-StateCircuits,1984,19(6):813-819]类似的电容比较方法(如图3所示)完成电容与电容的比较，进而对128个单位电容进行升序排序，并依次标号为：C_u1^*、C_u2^*、C_u3^*……C_u127^*、C_u128^*(如图2(2)所示)。将位于中间位置的两个单位电容C_u64^*、C_u65^*分别作为转换器的最低有效位(theleastsignificantbit,LSB)与Dummy电容，然后将剩余的电容首尾组合，得到63个新的电容组C_i：C本文档来自技高网...

【技术保护点】
1.一种应用于模数转换器的双排序间隔选取的电容校正方法，该方法包括：/n步骤1：采用单位电容构成混合电容电阻型逐次逼近模数转换器中的正负电容阵列，设正负电容阵列各包含n个单位电容，并将单位电容标号为：C

【技术特征摘要】
1.一种应用于模数转换器的双排序间隔选取的电容校正方法，该方法包括：
步骤1：采用单位电容构成混合电容电阻型逐次逼近模数转换器中的正负电容阵列，设正负电容阵列各包含n个单位电容，并将单位电容标号为：Cu1、Cu2、Cu3……Cu(n-1)、Cun；
步骤2：进行第一次排序：将单位电容Cui按电容值大小进行升序排列，并依次编号为将位于中间位置的两个单位电容分别作为转换器的最低有效位LSB与Dummy电容；然后将剩余的电容首尾组合，得到n/2-1个新的电容组Ci：与组合为C1、与组合为C2、与组合为与组合为C(n/2-1)；
步骤3：进行第二次排序：将n/2-1个新的电容组按电容值大小进...

【专利技术属性】
技术研发人员：樊华，王琛，李博川，冯全源，冯浪，刁小芃，岑远军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51