超大规模集成电路工艺的后道互连寄生电容电阻的建模方法技术

本发明专利技术公开了一种超大规模集成电路工艺的后道互连寄生电容电阻的建模方法，互连技术文档（ITF）是表征晶体管制备过程中工艺波动的文件，包含不同金属层数、不同线宽、不同间距和不同密度条件下的厚度尺寸与线宽尺寸等波动因素。该方法在提取后道寄生电容的波动参数部分，结合Raphael工具仿真数据与晶圆测试中值，通过StarRC工具校准提取出电容相关厚度与线宽尺寸波动参数。在提取后道寄生电阻的波动参数部分，将在寄生电容提取过程中得到的厚度与线宽尺寸波动代入到寄生电阻的提取中，然后对电阻的电阻率值进行计算、校准拟合。结果显示，本发明专利技术对于后道电容电阻的波动尺寸因素实现了一致性匹配，有效降低了后道电容电阻的StarRC抽取值与晶圆测试中值的误差。

Modeling method of parasitic capacitance and resistance of back channel interconnection in VLSI process

【技术实现步骤摘要】
超大规模集成电路工艺的后道互连寄生电容电阻的建模方法
本专利技术属于互补金属氧化物半导体(CMOS)超大集成电路(VLSI)中的制备工艺与工艺波动参数表征提取领域，具体涉及一种超大规模集成电路工艺的后道互连寄生电容电阻的建模方法。
技术介绍
集成电路版图寄生参数提取(LayoutParasiticExtraction，LPE)是集成电路设计与验证的关键步骤，其提取的对象主要分为两类：一是针对前端工艺，识别并抽取版图中可能存在的寄生有源器件，如寄生场效应管等；另一类则是针对后端工艺，识别并抽取版图中互连线等效的寄生电阻、寄生电容等。集成电路版图寄生参数提取的相关工具通过读取版图的几何参数和波动参数，计算寄生元器件值，输出SPICE等格式的网表文件，供集成电路仿真软件进行电路仿真。随着工艺代不断更新，纳米级集成电路中互连线延时逐渐增大，已超过半导体器件延时成为影响集成电路时序主要因素。因此精准拟合多层互连线延迟对正确评估高端芯片的性能至关重要，参数提取方法的准确与否很大程度影响电路仿真的准确性，因此互连线寄生参数的提取准确性则日益关键。随着集成电路本文档来自技高网...

【技术保护点】
1.一种超大规模集成电路工艺的后道互连寄生电容电阻的建模方法，其特征在于，该方法包括以下具体步骤：/n步骤1：设计提取后道金属互连层的同层寄生与邻层寄生的测试结构，制造后道金属互连层寄生电容电阻的测试结构，对金属互连层的测试结构进行电容电阻的电学特性的测量，测量得到的数据称为晶圆测试中值；/n步骤2：提取后道互连寄生电容部分的工艺波动参数/n通过使用RaphaelRC2工具还原金属互连层的测试结构，结合透射电子显微镜切片收集后道互连工艺波动信息参考，调整厚度尺寸波动与线宽尺寸波动在不同的线宽和间距时的工艺波动大小，写入RaphaelRC2文件，对同层间寄生电容结构、临层间寄生电容结构进行仿真求...

【技术特征摘要】
1.一种超大规模集成电路工艺的后道互连寄生电容电阻的建模方法，其特征在于，该方法包括以下具体步骤：
步骤1：设计提取后道金属互连层的同层寄生与邻层寄生的测试结构，制造后道金属互连层寄生电容电阻的测试结构，对金属互连层的测试结构进行电容电阻的电学特性的测量，测量得到的数据称为晶圆测试中值；
步骤2：提取后道互连寄生电容部分的工艺波动参数
通过使用RaphaelRC2工具还原金属互连层的测试结构，结合透射电子显微镜切片收集后道互连工艺波动信息参考，调整厚度尺寸波动与线宽尺寸波动在不同的线宽和间距时的工艺波动大小，写入RaphaelRC2文件，对同层间寄生电容结构、临层间寄生电容结构进行仿真求解电容值；记录金属互连层的尺寸工艺波动和金属间介质层厚度的工艺波动，写入互连技术文档；
步骤3：使用StarRC对互连技术文档进行电容抽取并与晶圆测试中值进行对比
对于偏差大于10％的测试结构，再次对该测试结构对应的工艺尺寸波动进行校准拟合，重复步骤2，将StarRC抽取的电容数据与晶圆测试中值之间的误差降低到至多10％，确定金属互连层的尺寸工艺波动和金属间介质层厚度的工艺波动；
步骤4：提取后道互连寄生电阻部分的工艺波动参数
直接采用步骤3在修正寄生电容过程中得到的厚度尺寸波动和线宽尺寸波动参数，将具有不同金属线宽和间距的电阻结构的晶圆测试中值作为电阻建模的目标值，再代入电阻的尺寸信息、金属厚度尺寸波动和线宽尺寸波动数值，计算得出考虑波动因素修正...

【专利技术属性】
技术研发人员：禚越，田明，王昌锋，李相龙，刘人华，孙亚宾，李小进，石艳玲，廖端泉，曹永峰，
申请(专利权)人：华东师范大学，上海华力微电子有限公司，
类型：发明
国别省市：上海;31