驱动电路制造技术

本发明专利技术提供一种驱动电路，包括一检测电路、一第一控制电路、一第二控制电路以及一驱动晶体管。检测电路耦接于一第一电源端以及一第二电源端之间，并根据第一及第二电源端的电压产生一检测信号。第一控制电路根据检测信号产生一第一控制信号。第二控制电路根据检测信号产生一第二控制信号。驱动晶体管耦接于一输入输出垫与第二电源端之间。当检测信号为一第一位准时，驱动晶体管根据第一控制信号而导通。当检测信号为一第二位准时，驱动电路根据第二控制信号而动作。第一位准不同于第二位准。本发明专利技术的驱动电路具有静电放电保护。

drive circuit

【技术实现步骤摘要】
驱动电路
本专利技术有关于一种驱动电路，特别是有关于一种具有静电放电(electrostaticdischarge；ESD)保护的驱动电路。
技术介绍
因静电放电所造成的元件损害对集成电路产品来说已经成为最主要的可靠度问题之一。尤其是随着尺寸不断地缩小至深次微米的程度，金属氧化物半导体的栅极氧化层也越来越薄，集成电路更容易因静电放电现象而遭受破坏。
技术实现思路
本专利技术提供一种驱动电路，包括一检测电路、一第一控制电路、一第二控制电路以及一驱动晶体管。检测电路耦接于一第一电源端以及一第二电源端之间，并根据第一及第二电源端的电压产生一检测信号。第一控制电路根据检测信号产生一第一控制信号。第二控制电路根据检测信号产生一第二控制信号。驱动晶体管耦接于一输入输出垫与第二电源端之间。当检测信号为一第一位准时，驱动晶体管根据第一控制信号而导通。当检测信号为一第二位准时，驱动电路根据第二控制信号而动作。第一位准不同于第二位准。本专利技术的驱动电路具有静电放电保护。附图说明图1为本专利技术的驱动电路的一可能示意图。图2为本专利技术的电压产生电路的一可能示意图。图3为本专利技术的控制电路的一可能实施例。图4为本专利技术的驱动电路的另一可能示意图。图5为本专利技术的控制电路的另一可能示意图。附图标号100、400：驱动电路；110、410：检测电路；111、411：电阻；112、412：电容；113、413：共同节点；120、130、420、430：控制电路；121、210、220、320、520：P型晶体管；122：电压产生电路；140、440：驱动晶体管；141、441：二极管；151、152、451、452：电源端；153、453：输入输出垫；160、460：核心电路；310、421、510：N型晶体管；330、530：反相器；422：耦合元件；SO：输出信号；SG1、SG4：检测信号；SG2、SG3、SG5、SG6：控制信号；VO：输出电压。具体实施方式为让本专利技术的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本专利技术说明书提供不同的实施例来说明本专利技术不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本专利技术。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。图1为本专利技术的驱动电路的一可能示意图。如图所示，驱动电路100耦接电源端151、152以及一输入输出垫153。当电源端151接收到一高操作电压(如5V)并且电源端152接收到一低操作电压(如0V)时，驱动电路100操作于一正常模式。在正常模式下，驱动电路100根据核心电路160所产生的输出信号SO，驱动耦接于输入输出垫153的一外部电路，如一阵列装置(arraydevice)。然而，当电源端152接收到一接地电压并且电源端151为一浮接状态时，驱动电路100进入一保护模式。在保护模式下，驱动电路100具有一释放能力，用以释放来自输入输出垫153或电源端152的静电放电电流。举例而言，当一正静电放电电压发生在输入输出垫153并且电源端152接地时，驱动电路100将一静电放电电流从输入输出垫153释放至电源端152。当一负静电放电电压发生在输入输出垫153并且电源端152接地时，驱动电路100将一静电放电电流从电源端152释放至输入输出垫153。在本实施例中，驱动电路100包括一检测电路110、控制电路120、130以及一驱动晶体管140。检测电路110耦接于电源端151以及152之间，并根据电源端151与152的电压产生一检测信号SG1。在一可能实施例中，当电源端152的电压为一接地电压并且电源端151为一浮接状态时，检测电路110设定检测信号SG1为一第一位准(如低位准)。在另一可能实施例中，当电源端151接收一操作电压(如5V)，电源端152接收接地电压时，检测电路110设定检测信号SG1为一第二位准(如高位准)。本专利技术并不限定检测电路110的电路架构。在本实施例中，检测电路110包括一电阻111以及一电容112。电阻111耦接于电源端151与一共同节点113之间。电容112耦接于共同节点113与电源端152之间。在此例中，当电源端152接收到一接地电压并且电源端151为一浮接状态时，共同节点113的位准为一低位准，换言之，检测信号SG1为低位准。在另一可能实施例中，当电源端151接收一第一操作电压(如5V)，并且电源端152接收一第二操作电压(如接地电压)时，共同节点113的位准为一高位准，换言之，检测信号SG1为高位准。控制电路120根据检测信号SG1产生一控制信号SG2。举例而言，当检测信号SG1为第一位准(如低位准)时，控制电路120设定控制信号SG2为一第三位准。在一可能实施例中，第三位准可能等于输入输出垫153的电平。然而，当检测信号SG1为第二位准(如高位准)时，控制电路120停止提供控制信号SG2。此时，控制信号SG2可能为一浮接位准。本专利技术并不限定控制电路120的电路架构。在一可能实施例中，控制电路120包括一P型晶体管121以及一电压产生电路122。P型晶体管121的栅极耦接共同节点113，其源极耦接输入输出垫153，其漏极耦接驱动晶体管140的栅极，其基体极接收一输出电压VO。在一可能实施例中，输出电压VO为一高电压。举例而言，输出电压VO可能约略等于输入输出垫153的位准。电压产生电路122用以产生一高电压予P型晶体管121的基体极，防止P型晶体管121产生漏电流。在一可能实施例中，电压产生电路122根据电源端151及输入输出垫153的电压产生输出电压VO。举例而言，当电源端151的电压高于输入输出垫153的电压时，电压产生电路122输出电源端151的电压予P型晶体管121的基体极。当输入输出垫153的电压高于电源端151的电压时，电压产生电路122提供输入输出垫153的电压予P型晶体管121的基体极。本专利技术并不限定电压产生电路122的电路架构。稍后将利用图2说明电压产生电路122的一可能实施架构。控制电路130根据检测信号SG1产生一控制信号SG3。在本实施例中，控制电路130耦接于检测电路110与核心电路160之间，并提供控制信号SG3至驱动晶体管140的栅极。当检测信号SG1为第二位准(如高位准)时，控制电路130将核心电路160所产生的输出信号SO作为控制信号SG3提供予驱动晶体管140。当检测信号SG1为第一位准(如低位准)时，控制电路130停止将输出信号SO作为控制信号SG3。此时，控制信号SG3可能为一浮接位准。本专利技术并不限定控制电路130的电路架构。在一可能实施例中，控制电路130包括一传输门(transmissiongate)。在此例中，当检测信号SG1为高位准时，本文档来自技高网...

【技术保护点】
1.一种驱动电路，其特征在于，包括：/n一检测电路，耦接于一第一电源端以及一第二电源端之间，并根据该第一电源端及该第二电源端的电压产生一检测信号；/n一第一控制电路，根据该检测信号产生一第一控制信号；/n一第二控制电路，根据该检测信号产生一第二控制信号；以及/n一驱动晶体管，耦接于一输入输出垫与该第二电源端之间，其中当该检测信号为一第一位准时，该驱动晶体管根据该第一控制信号而导通，当该检测信号为一第二位准时，该驱动晶体管根据该第二控制信号而动作，该第一位准不同于该第二位准。/n

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：
一检测电路，耦接于一第一电源端以及一第二电源端之间，并根据该第一电源端及该第二电源端的电压产生一检测信号；
一第一控制电路，根据该检测信号产生一第一控制信号；
一第二控制电路，根据该检测信号产生一第二控制信号；以及
一驱动晶体管，耦接于一输入输出垫与该第二电源端之间，其中当该检测信号为一第一位准时，该驱动晶体管根据该第一控制信号而导通，当该检测信号为一第二位准时，该驱动晶体管根据该第二控制信号而动作，该第一位准不同于该第二位准。


2.如权利要求1所述的驱动电路，其特征在于，该驱动晶体管为一N型晶体管。


3.如权利要求2所述的驱动电路，其特征在于，该检测电路包括一电阻以及一电容，该电阻耦接于该第一电源端与一共同节点之间，该电容耦接于该共同节点与该第二电源端之间。


4.如权利要求3所述的驱动电路，其特征在于，该第一控制电路包括：
一电压产生电路，根据该第一电源端及该输入输出垫的电压产生一输出电压；以及
一第一P型晶体管，其栅极耦接该共同节点，其源极耦接该输入输出垫，其漏极耦接该N型晶体管的栅极，其基体极接收该输出电压。


5.如权利要求4所述的驱动电路，其特征在于，当该第一电源端的电压高于该输入输出垫的电压时，该输出电压等于该第一电源端的电压，当该输入输出垫的电压高于该第一电源端的电压时，该输出电压等于该输入输出垫的电压。


6.如权利要求4所述的驱动电路，其特征在于，该电压产生电路包括：
一第二P型晶体管，其栅极耦接该输入输出垫，其源极耦接该第一电源端，其漏极与基体极耦接该第一P型晶体管的基体极；以及
一第三P型晶体管，其栅极耦接该第一电源端，其源极耦接该输入输出垫，其漏极与基体极耦...

【专利技术属性】
技术研发人员：林志轩，黄绍璋，陈俊智，邱华琦，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;TW