半导体装置封装及其制造方法制造方法及图纸

本公开的至少一些实施例涉及一种半导体装置封装及一种制造所述半导体装置封装的方法。所述半导体装置封装包含衬底、第一焊膏、电接点和第一囊封体。所述衬底包含导电衬垫。所述第一焊膏安置在所述衬垫上。所述电接点安置在所述第一焊膏上。所述第一囊封体囊封所述电接点的一部分且暴露所述电接点的表面。所述电接点具有背离所述衬底的表面。所述电接点的熔点大于所述第一焊膏的熔点。所述第一囊封体包含面朝所述衬底的第一表面和与所述第一表面相对的第二表面。所述第一囊封体的所述第二表面暴露于空气。

Packaging and manufacturing method of semiconductor device

【技术实现步骤摘要】
半导体装置封装及其制造方法相关申请案的交叉引用本申请案要求2018年6月22日申请的美国临时申请案第62/688,937号的权益和优先权，所述申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体装置封装。具体地说，本公开涉及包含具有高熔点部分的电接点和与所述电接点的所述高熔点部分接触的囊封体的半导体装置封装。
技术介绍
半导体封装装置可包含多个电子组件以增加其性能和功能性。为了缩减半导体封装装置的面积或覆盖面积，电子组件可安装到衬底的上表面和下表面两者。为了保护安装在衬底上的电子组件，可使用双侧模制技术来在衬底的上表面和下表面中的每一个上形成封装主体。然而，在衬底的两侧上形成封装主体将增加半导体装置封装的厚度。产生具有相对较薄厚度的双侧模制模块具有挑战性。
技术实现思路
在一些实施例中，根据一个方面，一种半导体装置封装包含衬底、第一焊膏、电接点和第一囊封体。所述衬底包含导电衬垫。所述第一焊膏安置在所述衬垫上。所述电接点安置在所述第一焊膏上。所述第一囊封体囊封所述电接点的一部分且暴露所述电接点的表面。所述电接点具有背离所述衬底的表面。所述电接点的熔点大于所述第一焊膏的熔点。所述第一囊封体包含面朝所述衬底的第一表面和与所述第一表面相对的第二表面。所述第一囊封体的所述第二表面暴露于空气。在一些实施例中，根据一个方面，一种半导体装置封装包含衬底、第一焊膏、电接点和囊封体。所述衬底包含导电衬垫。所述第一焊膏安置在所述导电衬垫上。电接点安置在所述第一焊膏上。所述囊封体囊封所述电接点。所述电接点包含高熔点部分。所述电接点的所述高熔点部分的熔点大于所述第一焊膏的熔点。所述囊封体与所述电接点的所述高熔点部分接触。在一些实施例中，根据另一方面，公开一种用于制造半导体装置封装的方法。所述方法包含：将第一焊膏安置在衬底上；将电接点安置在所述第一焊膏上，其中所述电接点包含高熔点部分，所述电接点的所述高熔点部分的熔点大于所述第一焊膏的熔点；形成囊封体以囊封所述电接点，所述囊封体与所述电接点的所述高熔点部分接触；和将第二焊膏安置在所述电接点上。附图说明图1A说明根据本公开的一些实施例的半导体装置封装的横截面视图。图1B说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图2A说明根据本公开的一些实施例的半导体装置封装的横截面视图。图2B说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图2C说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图2D说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图2E说明根据本公开的一些实施例的半导体装置封装的横截面视图。图2F说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图3A说明根据本公开的一些实施例的半导体装置封装的横截面视图。图3B说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图3C说明根据本公开的一些实施例的半导体封装装置的一部分的放大视图的横截面视图。图4A说明根据本公开的一些实施例的半导体装置封装的横截面视图。图4B说明根据本公开的一些实施例的半导体装置封装的横截面视图。图4C说明根据本公开的一些实施例的半导体装置封装的横截面视图。图5A至图5C说明根据本公开的一些实施例的制造半导体装置封装的方法。图6A至图6C说明根据本公开的一些实施例的制造半导体装置封装的方法。图7A至图7D说明根据本公开的一些实施例的制造半导体装置封装的方法。图8A至图8B说明根据本公开的一些实施例的制造半导体装置封装的方法。具体实施方式贯穿图式和具体实施方式使用共用附图标记来指示相同或类似组件。根据以下结合附图作出的详细描述将容易地理解本公开的实施例。相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等，以用于定向如相关联图中所展示的一或多个组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因此布置而有偏差。图1A是根据本公开的一些实施例的半导体装置封装1的横截面视图。半导体装置封装1包含衬底10、电子组件11a、11b和13、囊封体12和14、焊膏15s、电接点15和焊膏16。在一些实施例中，半导体装置封装1是双侧模块。半导体装置封装1可包含保形护罩(未图示)，其安置在囊封体12、14和衬底10的外表面上以提供电磁干扰(EMI)屏蔽。衬底10可以是例如印刷电路板(PCB)、例如纸质铜箔层合物、复合铜箔层合物、聚合物浸渍的玻璃纤维类铜箔层合物，或其两者或多者的组合。衬底10可包含互连结构，例如重新分布层(RDL)。衬底10具有上表面101和与上表面101相对的下表面102。衬底10在下表面102上或邻近于下表面102具有导电衬垫10p。焊膏15s安置在导电衬垫10p上。电子组件11a及11b安置在衬底10的上表面101上。电子组件11a可以是有源组件，例如集成电路(IC)芯片或裸片。电子组件11b可为无源组件，例如电容器、电阻器或电感器。电子组件11a和11b可电连接到另一电子组件和/或衬底10中的一或多个(例如，电连接到互连层)，且电连接可借助于倒装芯片或导线结合技术获得。囊封体12安置在衬底10的上表面101上。囊封体12覆盖或囊封衬底10及电子组件11a和11b。在一些实施例中，囊封体12包含具有填料的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、其中分散有硅酮的材料，或其组合。电子组件13安置在衬底10的下表面102上。电子组件13具有表面131。在一些实施例中，表面131是电子组件13的背侧表面。电子组件13邻近于电接点15。电子组件13可以是有源组件(例如IC芯片或裸片)或无源组件(例如电容器、电阻器或电感器)。电子组件13可电连接到衬底10(例如，电连接到互连层)，且电连接可借助于倒装芯片或导线结合技术获得。电子组件13可通过衬底10内的互连层电连接到电子组件11a和11b。电接点15安置在焊膏15s上。焊膏15s可将电接点15接合到导电衬垫10p。电接点15安置在衬底10的下表面102上。电接点15可通过互连结构电连接到衬底10的上表面101。在一些实施例中，电接点15是可控塌陷芯片连接(C4)凸点、焊接凸点、一或多个焊盘网格阵列(LGA)，或其两者或多者的组合。电接点15的一部分从囊封体14暴露。举例来说，电接点15的表面151(例如，切割表面)从囊封体14暴露。在一些实本文档来自技高网...

【技术保护点】
1.一种半导体装置封装，其包括：/n衬底，其包含导电衬垫；/n第一焊膏，其安置在所述衬垫上；/n电接点，其安置在所述第一焊膏上，所述电接点具有背离所述衬底的表面，其中所述电接点的熔点大于所述第一焊膏的熔点；和/n第一囊封体，其囊封所述电接点的一部分且暴露所述电接点的所述表面，所述第一囊封体包含面朝所述衬底的第一表面和与所述第一表面相对的第二表面，其中所述第一囊封体的所述第二表面暴露于空气。/n

【技术特征摘要】
20180622 US 62/688,937;20190205 US 16/268,3851.一种半导体装置封装，其包括：
衬底，其包含导电衬垫；
第一焊膏，其安置在所述衬垫上；
电接点，其安置在所述第一焊膏上，所述电接点具有背离所述衬底的表面，其中所述电接点的熔点大于所述第一焊膏的熔点；和
第一囊封体，其囊封所述电接点的一部分且暴露所述电接点的所述表面，所述第一囊封体包含面朝所述衬底的第一表面和与所述第一表面相对的第二表面，其中所述第一囊封体的所述第二表面暴露于空气。


2.根据权利要求1所述的半导体装置封装，其中所述电接点的所述表面与所述第一囊封体的所述第二表面大体上共面。


3.根据权利要求1所述的半导体装置封装，其中所述电接点包含铜(Cu)或高熔点焊接材料。


4.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述电接点的所述表面上的第二焊膏。


5.根据权利要求4所述的半导体装置封装，其中所述第二焊膏的熔点低于所述电接点的熔点。


6.根据权利要求1所述的半导体装置封装，其中所述第一囊封体包含凹槽以容纳所述电接点。


7.根据权利要求6所述的半导体装置封装，其进一步包括安置在所述电接点的所述表面上的第二焊膏，其中所述第一囊封体与所述第二焊膏间隔开。


8.根据权利要求6所述的半导体装置封装，其中从所述第一囊封体暴露的所述电接点的厚度小于所述电接点的半径。


9.根据权利要求6所述的半导体装置封装，其中所述凹槽暴露所述衬底的所述导电衬垫的至少一部分。


10.根据权利要求6所述的半导体装置封装，其中所述第一焊膏覆盖所述衬底的所述导电衬垫。


11.根据权利要求10所述的半导体装置封装，其进一步包括覆盖所述导电衬垫的一部分的绝缘层。


12.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述衬底的第一表面上且邻近于所述电接点的第一电子组件。


13.根据权利要求12所述的半导体装置封装，其进一步包括：
第二电子组件，其安置在所述衬底的与所述第一表面相对的第二表面上；和
第二囊封体，其囊封所述第二电子组件。


14.一种半导体装置封装，其包括：
衬底，其包含导电衬垫；
第一焊膏，其安置在所述导电衬垫上；
电接点，其安置在所述第一焊膏上，其中所述电接点包含高熔点部分，且所述电接点的所述高熔点部分的熔点大于所述第一焊膏的熔点；和
囊封体，其囊封所述电接点，其中所述囊封体与所述电接点的所...

【专利技术属性】
技术研发人员：叶昶麟，陈昱敞，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;TW