主控元件及电路基板制造技术

本发明专利技术公开一种主控元件以及电路基板。主控元件可配合电路基板操作，且包括一设置在所述主控元件底部的锡球阵列。锡球阵列包括：多个电源锡球以及多个接地锡球。多个电源锡球与多个接地锡球共同位于一锡球设置区内，并且多个接地锡球的至少一部分与多个电源锡球的至少一部分相互交错设置。电路基板具有对应于主控元件的锡球阵列的焊盘阵列，以使主控元件可被组装于电路基板上。

Main control element and circuit base plate

【技术实现步骤摘要】
主控元件及电路基板
本专利技术涉及一种主控元件及电路基板，特别涉及一种具有锡球阵列的主控元件以及电路基板。
技术介绍
目前球栅阵列封装已被广泛应用于封装集成电路芯片(ICchip)，以形成集成电路元件。球栅阵列封装是在集成电路元件的封装基板的底部制作焊球阵列，而焊球阵列中的多个焊球，可作为外部接点，以使集成电路芯片电性连接到电路板。另外，集成电路芯片可通过焊球阵列中的多个焊球和电路板之间进行信号传输。目前，在设计电路板及球栅阵列时，多个接地锡球会分别通过多个接地导电孔(groundedvia)电性连接到电路板中的接地平面，而多个电源锡球会分别通过多个电源导电孔(powervia)电性连接至电路板中的电源平面。为了降低电路板中的寄生电阻所造成的直流电压降(IRdrop)，接地锡球的数量以及电源锡球的数量会尽可能地增加，以增加电流传输的路径。据此，接地导电孔(groundedvia)以及电源导电孔(powervia)的数量也会随之增加，从而使接地导电孔的密度以及电源导电孔的密度增加。另外，现有的接地锡球与电源锡球通常会分别设置在不同的区域，以简化电路板的内层线路制作。然而，高密度分布的多个接地导电孔(groundedvia)之间以及多个电源导电孔(powervia)之间会产生寄生电感。由于集成电路元件操作时，所产生的电流暂态变化量以及寄生电感原本就会在电路中产生同步切换噪声(SimultaneousSwitchingNoise,SSN)，从而导致供给集成电路元件的电源电压降低。随着对集成电路元件的工作效能的要求越来越高，集成电路元件需要在几纳秒内由低功率状态切换到高功率状态。因此，供给集成电路元件的电流需要在极短时间内急剧地增加。电流暂态变化量增加，也使寄生电感所造成的负面影响更为显著。也就是说，电流暂态变化增加以及寄生电阻的存在使电源电压的压降也随之增加。这会影响电源的完整性(powerintegrity)，导致电子装置在使用上的不稳定。
技术实现思路
本专利技术所要解决的技术问题在于，减少电路基板的线路中所产生的寄生电感，从而解决因电流暂态变化过大所造成的压降。为了解决上述的技术问题，本专利技术所采用的其中一技术方案是，提供一种主控元件，主控元件包括一设置在所述主控元件底部的锡球阵列。锡球阵列包括：多个电源锡球以及多个接地锡球。多个电源锡球与多个接地锡球共同位于一锡球设置区内，并且多个接地锡球的至少一部分与多个电源锡球的至少一部分相互交错设置。在一实施例中，所述锡球阵列至少包括一2×2锡球阵列，所述2×2锡球阵列中包括两个沿着其中一对角线排列的所述接地锡球，以及两个沿着另一对角线排列的所述电源锡球。在一实施例中，所述接地锡球的数量与所述电源锡球的数量相同，且多个所述接地锡球和多个所述电源锡球共同排列成多行以及多列，在每一行或每一列中的多个所述接地锡球以及多个所述电源锡球交替地设置，且每两个相邻的所述接地锡球之间设有一个所述电源锡球。本专利技术所采用的另一技术方案是，提供一种电路基板。电路基板包括一叠层板体以及一焊盘阵列。叠层板体具有一第一表面以及一相反于所述第一表面的第二表面。叠层板体包括至少一接地层以及一和接地层电性绝缘的电源层。焊盘阵列设置于第一表面，并包括多个电性连接于电源层的电源焊盘，以及多个电性连接于接地层的接地焊盘。多个电源锡球与多个接地锡球共同位于第一表面的第一预定区内，并且至少一部分所述接地焊盘以及至少一部分所述电源焊盘相互交错设置。在一实施例中，所述焊盘阵列至少包括一2×2焊盘阵列，所述2×2焊盘阵列中包括两个沿着其中一对角线排列的所述接地焊盘，以及两个沿着另一对角线排列的所述电源焊盘。在一实施例中，还包括一导电柱阵列，其包括贯穿所述叠层板体的多个接地导电柱以及多个电源导电柱，其中，多个所述电源焊盘通过多个所述电源导电柱电性连接于所述电源层，多个接地焊盘通过多个所述接地导电柱电性连接于所述接地层，且多个所述接地导电柱与多个所述电源导电柱相互交错设置。在一实施例中，两个所述接地导电柱与两个所述电源导电柱配置成一2×2导电柱阵列，在所述2×2导电柱阵列中的两个所述接地导电柱是沿着所述2×2导电柱阵列的其中一对角线排列，而两个所述电源导电柱是沿着所述2×2导电柱阵列的另一对角线排列。在一实施例中，电路基板还包括多个连接焊盘组，其设置于所述第二表面，其中，每一个所述连接焊盘组包括一正极连接焊盘以及一负极连接焊盘，所述正极连接焊盘与相对应的所述电源导电柱相邻，且所述负极连接焊盘与相对应的所述接地导电柱相邻。在一实施例中，两个所述接地导电柱与两个所述电源导电柱配置成一2×2导电柱阵列，在所述2×2导电柱阵列中的两个所述接地导电柱是沿着所述2×2导电柱阵列的其中一对角线排列，而两个所述电源导电柱是沿着所述2×2导电柱阵列的另一对角线排列，两个所述连接焊盘组分别设置在所述2×2导电柱阵列的两相反侧，其中一个所述连接焊盘组的所述正极连接焊盘与所述负极连接焊盘，和另一个所述电容连接焊盘组的所述正极连接焊盘与所述负极连接焊盘呈相反配置。在一实施例中，电路基板还包括：多条正面接地线路，其设置于所述第一表面，每一条所述正面接地线路电性连接于对应的多个所述接地焊盘以及对应的多个所述接地导电柱；多条正面电源线路，其设置于所述第一表面，每一条所述正面电源线路电性连接于对应的多个所述电源焊盘以及对应的多个所述电源导电柱，其中，多条所述正面电源线路与多条所述正面接地线路沿着相同方向延伸。本专利技术的有益效果在于，本专利技术技术方案所提供的主控元件及电路基板，其通过“使多个电源焊盘的至少一部分以及多个接地焊盘的至少一部分交错设置”，可减少电路基板所产生的寄生电感，从而避免主控元件在高频操作时，因电流暂态变化过大而造成电压变化过大的问题。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本专利技术加以限制。附图说明图1为本专利技术一实施例的主控元件的局部仰视示意图。图2为本专利技术另一实施例的主控元件的局部仰视示意图。图3为本专利技术又一实施例的主控元件的局部仰视示意图。图4为本专利技术一实施例的电路基板的局部俯视示意图。图5为图4的电路基板的局部仰视示意图。图6为图4的电路基板沿着线VI-VI局部剖面示意图。图7为图4的电路基板沿着线VII-VII局部剖面示意图。图8为图4的电路基板沿着线VIII-VIII局部剖面示意图。图9显示本专利技术一实施例的电源层的俯视示意图。图10显示本专利技术实施例的接地层的俯视示意图。图11显示图5的电路基板沿着线XI-XI局部剖面示意图。附图标记如下:主控元件1锡球阵列10电源锡球P1接地锡球G1锡球设置区10R2×2锡球阵列100、101、102无锡球区E1电路基板2叠层板本文档来自技高网...

【技术保护点】
1.一种主控元件，其特征在于，其包括一设置在所述主控元件底部的锡球阵列，所述锡球阵列包括：多个电源锡球以及多个接地锡球，多个所述电源锡球与多个所述接地锡球共同位于一锡球设置区内，并且多个所述接地锡球的至少一部分与多个所述电源锡球的至少一部分相互交错设置。/n

【技术特征摘要】
1.一种主控元件，其特征在于，其包括一设置在所述主控元件底部的锡球阵列，所述锡球阵列包括：多个电源锡球以及多个接地锡球，多个所述电源锡球与多个所述接地锡球共同位于一锡球设置区内，并且多个所述接地锡球的至少一部分与多个所述电源锡球的至少一部分相互交错设置。


2.如权利要求1所述的主控元件，其特征在于，所述锡球阵列至少包括一2×2锡球阵列，所述2×2锡球阵列中包括两个沿着其中一对角线排列的所述接地锡球，以及两个沿着另一对角线排列的所述电源锡球。


3.如权利要求1所述的主控元件，其特征在于，所述接地锡球的数量与所述电源锡球的数量相同，且多个所述接地锡球和多个所述电源锡球共同排列成多行以及多列，在每一行或每一列中的多个所述接地锡球以及多个所述电源锡球交替地设置，且每两个相邻的所述接地锡球之间设有一个所述电源锡球。


4.一种电路基板，其特征在于，包括：
一叠层板体，其具有一第一表面以及一相反于所述第一表面的第二表面，其中，所述叠层板体包括至少一接地层以及一和所述接地层电性绝缘的电源层；
一焊盘阵列，其设置于所述第一表面，其中，所述焊盘阵列包括多个电性连接于所述电源层的电源焊盘，以及多个电性连接于所述接地层的接地焊盘，多个所述电源焊盘与多个所述接地焊盘共同位于所述第一表面的一第一预定区内，并且至少一部分所述接地焊盘以及至少一部分所述电源焊盘相互交错设置。


5.如权利要求4所述的电路基板，其特征在于，所述焊盘阵列至少包括一2×2焊盘阵列，所述2×2焊盘阵列中包括两个沿着其中一对角线排列的所述接地焊盘，以及两个沿着另一对角线排列的所述电源焊盘。


6.如权利要求4所述的电路基板，其特征在于，还包括：
一导电柱阵列，其包括贯穿所述叠层板体的多个接地导电柱以及多个电源导电柱，其中，多个所...

【专利技术属性】
技术研发人员：赖照民，王鸿玮，王丙嘉，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;TW