一种超高速大电压隔离栅极驱动电路制造技术

本实用新型专利技术涉及一种超高速大电压隔离栅极驱动电路。解决了现有UIS测试设备中上级驱动电路无法同时满足较大正向开启电压和方向夹断电压的问题。电路包括输入控制信号的隔离电路、浮动源电路、栅极开启关断电路、射极跟随电路，浮动源电路通过连接隔离电路后与栅极开启关断电路连接，栅极开启关断电路与射极跟随电路连接。本实用新型专利技术的优点是结构简单成本低，解决了传统UIS测试设备无法提供较高栅极驱动电压不足的问题，使得能够超高速产生UIS测试过程中栅极正向开启电压和反向夹断电压，可用于测试绝大多数的MOSFET产品、IGBT产品，具有较高的应用价值。

An ultra high speed and high voltage isolated gate drive circuit

【技术实现步骤摘要】
一种超高速大电压隔离栅极驱动电路
本技术涉及半导体测试
，尤其涉及一种超高速大电压隔离栅极驱动电路。
技术介绍
UIS测试（UnclampedInductiveSwitching），即非钳位感性负载耐量测试，主要用于测试分立器件的雪崩耐压特性，其中应用最广泛的是功率MOS管的UIS测试。在功率MOS管的UIS测试过程中，需要首先给MOSFET以正向开启电压，达到设定电流值之后，再给MOSFET以反相夹断电压，整个雪崩过程在数微秒至数十微秒左右。因此需要在微秒级的时间内响应数十伏特的电压输出。目前国际上的UIS测试设备主要包括日本的TESEC、JUNO，韩国的STATC以及美国的ITC，上述公司的UIS测试设备中栅极驱动电路均无法同时满足较大的正向开启电压和反相夹断电压。采用上述设备无法在同一电路中输出超过30V以上的MOSFET正向开启电压和反相夹断电压。
技术实现思路
本技术主要解决了现有UIS测试设备中上级驱动电路无法同时满足较大正向开启电压和方向夹断电压的问题，提供了一种用于超高速产生UIS测试过程中栅极正向开启和方向夹断电压的超高速大电压隔离栅极驱动电路。本技术解决其技术问题所采用的技术方案是：一种超高速大电压隔离栅极驱动电路，包括输入控制信号的隔离电路、具有正电源和负电源两路电压信号输入的浮动源电路、根据浮动源电路信号输出第一启动信号或第二启动信号的栅极开启关断电路、根据启动信号输出启动电压或夹断电压的射极跟随电路，所述浮动源电路通过连接隔离电路后与栅极开启关断电路连接，栅极开启关断电路与射极跟随电路连接。本技术采用结构更简单且成本更低的电路，解决了传统UIS测试设备无法提供较高栅极驱动电压不足的问题，使得能够超高速产生UIS测试过程中栅极正向开启电压和反向夹断电压，UIS测试过程中栅极开启/夹断电压由传统设备±15V提升至±30V，可用于测试绝大多数的MOSFET产品、IGBT产品，具有较高的应用价值。隔离电路包括连接控制信号的输入端、连接浮动源电路两路电源信号的输入端，以及输出端，隔离电路根据控制信号选择输出浮动源电路两路电源信号之一。栅极开启关断电路具有接收第一启动信号和第二启动信号两路启动信号的输入端，栅极开启关断电路根据浮动源电路的电源信号选择输出第一启动信号或第二启动信号。射极跟随电路具有接收启动电压和夹断电压两路信号的输入端，射极跟随电路根据启动信号选择输出启动电压和夹断电压信号，这里启动信号即为第一启动信号和第二启动信号的统称。作为上述方案的一种优选方案，所述隔离电路包括光电耦合器U1和电阻R1，光电耦合器包括正极端、负极端、输出端、电源正输入端和电源负输入端，控制信号通过电阻R1后输入到正极端，负极端接地，输出端连接栅极开启关断电路，电源正输入端和电源负输入端分别连接浮动源电路的两路电源电压信号。作为上述方案的一种优选方案，所述浮动源电路包括浮动源+VF、浮动源-VF、电阻R2、电阻R3和电阻R4，电阻R2一端连接浮动源+VF，电阻R2另一端连接光电耦合器电源正输入端，电阻R3一端连接浮动电压-VF，电阻R3另一端连接光电耦合器电源负输入端，电阻R4一端连接光电耦合器输出端，电阻R4另一端连接对应浮动源电压+VF/-VF的浮动源地。作为上述方案的一种优选方案，所述栅极开启关断电路包括电阻R5、电阻R6、电阻R7、NMOS管U2A、PMOS管U2B，电阻R6一端连接栅极开启电压FVGO，电阻R6另一端连接NMOS管U2A的漏极，电阻R7一端连接栅极夹断电压FVGRO，电阻R7另一端连接PMOS管U2B的漏极，NMOS管的源极与PMOS管的源极连接后分别连接射极跟随电路和对应浮动源FVGO/FVGRO的浮动源地，NMOS管的栅极与PMOS管的栅极连接后连接到电阻R5的一端，电阻R5另一端连接光电耦合器的输出端。其中对于浮动源FVGO/FVGRO的浮动源地与对应浮动源电压+VF/-VF的浮动源地不相同。本方案中将开启电压FVGO作为第一启动信号，将夹断电压FVGRO作为第二启动信号。作为上述方案的一种优选方案，所述射极跟随电路包括NPN型三极管Q1和PNP型三极管Q2，NPN型三极管Q1的集电极连接栅极开启电压FVGO，NPN型三极管Q1的发射极连接PNP型三极管Q2的发射极，PNP型三极管Q2的集电极连接栅极夹断电压FVGRO，NPN型三极管Q1的基极与PNP型三极管Q2后连接到栅极开启关断电路。具体的NPN型三极管Q1的基极与PNP型三极管Q2后连接到栅极开启关断电路的NMOS管的源极与PMOS管的源极的连接点。本技术的优点是：结构简单成本低，解决了传统UIS测试设备无法提供较高栅极驱动电压不足的问题，使得能够超高速产生UIS测试过程中栅极正向开启电压和反向夹断电压，可用于测试绝大多数的MOSFET产品、IGBT产品，具有较高的应用价值。附图说明图1是本技术的一种电路结构示意图；图2是本技术的一种信号波形图。具体实施方式下面通过实施例，并结合附图，对本技术的技术方案作进一步的说明。实施例：本实施例一种超高速大电压隔离栅极驱动电路，如图1所示，包括输入控制信号的隔离电路、具有正电源和负电源两路电压信号输入的浮动源电路、根据浮动源电路信号输出第一启动信号或第二启动信号的栅极开启关断电路、根据启动信号输出启动电压或夹断电压的射极跟随电路，所述浮动源电路通过连接隔离电路后与栅极开启关断电路连接，栅极开启关断电路与射极跟随电路连接。隔离电路包括光电耦合器U1和电阻R1，光电耦合器包括正极端、负极端、输出端、电源正输入端和电源负输入端，分别对应图1中的1脚、3脚、5脚、6脚和4脚。电阻R1连接在正极端上，控制信号VG_CTR通过电阻R1后输入到正极端，负极端接地，输出端连接栅极开启关断电路，电源正输入端和电源负输入端分别连接浮动源电路的两路电源电压信号。浮动源电路包括浮动源+VF、浮动源-VF、电阻R2、电阻R3和电阻R4，电阻R2一端连接浮动源+VF，电阻R2另一端连接光电耦合器电源正输入端，电阻R3一端连接浮动电压-VF，电阻R3另一端连接光电耦合器电源负输入端，电阻R4一端连接光电耦合器输出端，电阻R4另一端连接对应浮动源电压+VF/-VF的浮动源地。光电耦合器的输出端与栅极开启关断电路连接。栅极开启关断电路包括电阻R5、电阻R6、电阻R7、NMOS管U2A、PMOS管U2B，电阻R6一端连接栅极开启电压FVGO，电阻R6另一端连接NMOS管U2A的漏极，电阻R7一端连接栅极夹断电压FVGRO，电阻R7另一端连接PMOS管U2B的漏极，NMOS管的源极与PMOS管的源极连接后分别连接射极跟随电路和对应浮动源FVGO/FVGRO的浮动源地，NMOS管的栅极与PMOS管的栅极连接后连接到电阻R5的一端，电阻R5另一端连接光电耦合器的输出端。射极跟随电路包括NPN型三极管Q1和PNP型三极管Q2，NPN型本文档来自技高网...

【技术保护点】
1.一种超高速大电压隔离栅极驱动电路，其特征在于：包括输入控制信号的隔离电路、具有正电源和负电源两路电压信号输入的浮动源电路、根据浮动源电路信号输出第一启动信号或第二启动信号的栅极开启关断电路、根据启动信号输出启动电压或夹断电压的射极跟随电路，所述浮动源电路通过连接隔离电路后与栅极开启关断电路连接，栅极开启关断电路与射极跟随电路连接。/n

【技术特征摘要】
1.一种超高速大电压隔离栅极驱动电路，其特征在于：包括输入控制信号的隔离电路、具有正电源和负电源两路电压信号输入的浮动源电路、根据浮动源电路信号输出第一启动信号或第二启动信号的栅极开启关断电路、根据启动信号输出启动电压或夹断电压的射极跟随电路，所述浮动源电路通过连接隔离电路后与栅极开启关断电路连接，栅极开启关断电路与射极跟随电路连接。


2.根据权利要求1所述的一种超高速大电压隔离栅极驱动电路，其特征是所述隔离电路包括光电耦合器U1和电阻R1，光电耦合器包括正极端、负极端、输出端、电源正输入端和电源负输入端，控制信号通过电阻R1后输入到正极端，负极端接地，输出端连接栅极开启关断电路，电源正输入端和电源负输入端分别连接浮动源电路的两路电源电压信号。


3.根据权利要求2所述的一种超高速大电压隔离栅极驱动电路，其特征是所述浮动源电路包括浮动源+VF、浮动源-VF、电阻R2、电阻R3和电阻R4，电阻R2一端连接浮动源+VF，电阻R2另一端连接光电耦合器电源正输入端，电阻R3一端连接浮动电压-VF，电阻R3另一端连接光电耦合器电源负输入端，电阻R4一端连接光电...

【专利技术属性】
技术研发人员：胡江，钟锋浩，姜豪，
申请(专利权)人：杭州长川科技股份有限公司，
类型：新型
国别省市：浙江;33