印刷线路板用基材以及印刷线路板的制造方法技术

根据本发明专利技术一个实施例的印刷线路板基材设置有基膜以及层叠在基膜上的至少一个导电层。印刷线路板基材包括：在俯视时多个线路板件规则排列的制品；以及围绕制品的外框架区域。外框架区域包括：距离制品的外端在5mm以内的邻近区域；以及除邻近区域以外的外侧区域。邻近区域的导电层层叠面积率小于制品的导电层层叠面积率。

【技术实现步骤摘要】
【国外来华专利技术】印刷线路板用基材以及印刷线路板的制造方法
本专利技术涉及一种印刷线路板用基材以及印刷线路板的制造方法。本申请基于并要求2017年5月16日提交的日本专利申请No.2017-97657的优选权，该日本专利申请的全部内容以引用的方式并入本文。
技术介绍
现今，电子器件被用于各个领域，并且这些电子器件的尺寸迅速减小。据此，器件中使用的印刷线路板的尺寸减小，并且线路密度变得非常密集和复杂。作为制造小型印刷线路板的有效方法，已知从印刷线路板用单个大基材获得大量小型印刷线路板的方法。尽管印刷线路板的尺寸减小，但印刷线路板用基材的尺寸增加，以便提高制造效率。当在大型印刷线路板用基材上执行电镀以形成导电图案时，容易产生镀膜厚度的变化。因此，即使在从一个印刷线路板用基材获得印刷线路板时，也容易产生镀膜厚度比设计值薄的印刷线路板或者镀膜厚度比设计值厚的印刷线路板。在某些情况下，存在产生不能用作制品的印刷线路板的可能性。为了避免这种情况，披露了这样的方法(专利文献1)：其通过在印刷线路板用基材的外框架区域中进行物理穿孔，通过形成圆形或方形导电本文档来自技高网...

【技术保护点】
1.一种印刷线路板用基材，包括：/n基膜；以及/n至少一个导电层，其层叠在所述基膜上，/n其中，所述印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕所述制品的外框架区域，/n所述外框架区域包括距离所述制品的外边缘在5mm以内的邻近区域，并且包括除所述邻近区域以外的外部区域，并且/n所述邻近区域的层叠导电层面积率小于所述制品的层叠导电层面积率。/n

【技术特征摘要】
【国外来华专利技术】20170516 JP 2017-0976571.一种印刷线路板用基材，包括：
基膜；以及
至少一个导电层，其层叠在所述基膜上，
其中，所述印刷线路板用基材包括在俯视时多个线路板件规则排列的制品，并且包括围绕所述制品的外框架区域，
所述外框架区域包括距离所述制品的外边缘在5mm以内的邻近区域，并且包括除所述邻近区域以外的外部区域，并且
所述邻近区域的层叠导电层面积率小于所述制品的层叠导电层面积率。


2.根据权利要求1所述的印刷线路板用基材，其中，所述外部区域的层叠导电层面积率大于所述制品的层叠导电层面积率。


3.根据权利要求2所述的印刷线路板用基材，还包括：
多个制品和多个外框架区域，以及
连接区域，其连接彼此相邻的外框架区域，
其中，所述连接区域的层叠导电层面积率大于所述外部区域的层叠导电层面积率。


4.根据权利要求3所述的印刷线路板用基材，其中，所述连接区域是实心图案。


5.根据权利要求1至4中任一项所述的印刷线路板用基材，其中，所述邻近区域的层叠导电层面积率为所述制品的层叠导电层面积率的50％以上且95％以下。


6.根...

【专利技术属性】
技术研发人员：高桥贤治，新田耕司，酒井将一郎，本村隼一，池边茉纪，三浦宏介，伊藤雅广，
申请(专利权)人：住友电气工业株式会社，住友电工印刷电路株式会社，
类型：发明
国别省市：日本;JP