一种在DFT中使用的安全性的测试模式译码电路制造技术

本发明专利技术涉及一种在DFT中使用的安全性的测试模式译码电路。其包括：15位二进制计数器；基于计数器的模式解码器，所述基于计数器的模式解码器连接到所述15位二进制计数器，所述基于计数器的模式解码器根据所述15位二进制计数器输出的计数，输出代表相应模式的信号；安全重置生成器，所述安全重置生成器连接到所述15位二进制计数器，所述安全重置生成器输出代表相应状态的信号；所述测试模式译码电路还包括用于进行存储器修复的强制复位电路、FF和SRAM。本发明专利技术解决了传统的组合逻辑译码器容易导致电路的误触发或者第三方的攻击行为的问题，使得芯片的安全性能得到提高。

A security test mode decoding circuit used in DFT

【技术实现步骤摘要】
一种在DFT中使用的安全性的测试模式译码电路
本专利技术涉及集成电路
，具体地涉及一种在DFT中使用的安全性的测试模式译码电路。
技术介绍
传统的DFT模式译码电路为简单的组合逻辑译码器，如传统的3-8译码器。随着芯片/集成电路对安全性的要求逐步提高。传统的组合逻辑译码器会容易导致电路的误触发，或者认为的第三方的攻击行为。为了提高芯片的安全性能，需要提供了一种增强安全性的测试模式译码电路在DFT中的处理技术。用户的要求具体如下：非常需要建立安全的测试模式配置，以防止第三方攻击CLOVER芯片。为尽可能降低此类风险，不应允许静态测试模式配置。
技术实现思路
本专利技术所要解决的技术问题是提供一种在DFT中使用的安全性的测试模式译码电路，解决了传统的组合逻辑译码器容易导致电路的误触发或者第三方的攻击行为的问题，使得芯片的安全性能得到提高。通过本专利技术可以实现的技术目的不限于上文已经特别描述的内容，并且本领域技术人员将从下面的详细描述中更加清楚地理解本文中未描述的其他技术目的。本专利技术解决上述技术问题的技术方案如下：根据本公开的一方面，本专利技术提供一种在DFT中使用的安全性的测试模式译码电路，其特征在于，所述测试模式译码电路包括：15位二进制计数器；基于计数器的模式解码器，所述基于计数器的模式解码器连接到所述15位二进制计数器，所述基于计数器的模式解码器根据所述15位二进制计数器输出的计数，输出代表相应模式的信号；安全重置生成器，所述安全重置生成器连接到所述15位二进制计数器，所述安全重置生成器输出代表相应状态的信号；所述电路还包括用于进行存储器修复的强制复位电路、FF和SRAM，其中，在主测试模式引脚为1期间，当测试模式复位引脚设置为0时，清除FF的值，并且FF的值在转换为SCAN_MODE1之前被清除，一旦所述FF的值被清除，能够进行实际的测试操作，当主测试模式引脚从1转换为0时，清除FF的值，在转换到其他SUB_DFT_MODE，如MBIST_MODE，模式之前，清除SRAM的地址位，数据数据位和控制位上的值，一旦所述SRAM的地址位，数据数据位和控制位上的值被清除，能够进行实际的测试操作。可选地，在如上所述的电路中，当所述安全重置生成器处于INITIAL状态时复位为0，当所述安全重置生成器处于SEC_CLEAR0状态时寄存器和存储器处于清零状态，当所述安全重置生成器处于IDLE状态时等待启动安全复位序列，当所述安全重置生成器处于SEC_CLEAR1状态时寄存器和存储器处于清零状态。可选地，在如上所述的电路中，所述强制复位电路由DFT实现，并且在与修复电路相同的系统功能模式下操作。可选地，在如上所述的电路中，所述强制复位电路还包括毛刺去除电路和重置同步电路。上述技术方案仅为本专利技术实施例的一些部分，本领域技术人员从以下本专利技术的详细描述中可以导出和理解包含了本专利技术的技术特征的各种实施例。本领域技术人员将会理解，通过本专利技术可以实现的效果不限于上文已经具体描述的内容，并且从以下详细说明中将更清楚地理解本专利技术的其他优点。附图说明被包括以提供对本专利技术的进一步理解的附图示出本专利技术的实施例，并且与说明书一起用于解释本专利技术的原理。图1为本专利技术实施例提供的使用安全性的测试模式译码电路的示意图；图2为本专利技术实施例提供的具有安全重置生成器的测试模式译码电路的示意图。图3为本专利技术实施例提供的测试模式译码电路的安全重置生成器的状态转移图。图4为本专利技术实施例提供的测试模式译码电路的时序图。图5为本专利技术实施例提供的测试模式译码电路的时序图。图6为本专利技术实施例提供的测试模式译码电路的时序图。图7为本专利技术实施例提供的强制复位电路的示意图。图8为本专利技术实施例提供的强制复位电路的时序图。具体实施方式现在将详细参考本专利技术的示例性实施例，其示例在附图中示出。下面将参考附图给出的详细描述旨在解释本专利技术的示例性实施例，而不是示出可以根据本专利技术实现的唯一实施例。以下详细描述包括具体细节以便提供对本专利技术的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本专利技术。在一些情况下，已知的结构和设备被省略或以框图形式示出，集中于结构和设备的重要特征，以免模糊本专利技术的概念。在整个说明书中将使用相同的附图标记来表示相同或相似的部分。以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。在本专利技术的描述中，需要理解的是，术语“上”、“下”、“中心”、“内”、“外”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。图1示出了本专利技术实施例提供的使用安全性的测试模式译码电路的示意图。如图1所示，本专利技术提供了一种在DFT中使用的安全性的测试模式译码电路，其中所述测试模式译码电路包括：15位二进制计数器；基于计数器的模式解码器，所述基于计数器的模式解码器连接到所述15位二进制计数器，所述基于计数器的模式解码器根据所述15位二进制计数器输出的计数，输出代表相应模式的信号；安全重置生成器，所述安全重置生成器连接到所述15位二进制计数器，所述安全重置生成器输出代表相应状态的信号；所述电路还包括用于进行存储器修复的强制复位电路、FF和SRAM，其中，在主测试模式引脚为1期间，当测试模式复位引脚设置为0时，清除FF的值，并且FF的值在转换为SUB_DFT_MODE,如SCAN_MODE之前被清除，一旦所述FF的值被清除，能够进行实际的测试操作，当主测试模式引脚从1转换为0时，清除FF的值，在转换到其他SUB_DFT_MODE，如MBIST_MODE模式之前，清除SRAM的地址位，数据数据位和控制位上的值，一旦所述SRAM的地址位，数据数据位和控制位上的值被清除，能够进行实际的测试操作。具体地，以下表1示出了具有基于计数器的模式解码器的测试模式译码电路的操作模式。表1根据本专利技术的实施方式，测试模式译码电路具有安全重置生成器，如图2所示。图4-6示出了本专利技术实施例提供的测试模式译码电路的时序图。图3示出了本专利技术实施例提供的安全重置生成器的状态转移图。根据本专利技术的实施方式，在如上所述的电路中，当所述安全重置生成器处于INITIAL状态时复位为0，当所述安全重置生成器处于SEC本文档来自技高网...

【技术保护点】
1.一种在DFT中使用的安全性的测试模式译码电路，其特征在于，所述测试模式译码电路包括：/n15位二进制计数器；/n基于计数器的模式解码器，所述基于计数器的模式解码器连接到所述15位二进制计数器，所述基于计数器的模式解码器根据所述15位二进制计数器输出的计数，输出代表相应模式的信号；/n安全重置生成器，所述安全重置生成器连接到所述15位二进制计数器，所述安全重置生成器输出代表相应状态的信号；/n所述测试模式译码电路还包括用于进行存储器修复的强制复位电路、FF和SRAM，/n其中，在主测试模式引脚为1期间，当测试模式复位引脚设置为0时，清除FF的值，并且FF的值在转换为SCAN_MODE1之前被清除，一旦所述FF的值被清除，能够进行实际的测试操作，当主测试模式引脚从1转换为0时，清除FF的值，在转换到其他SUB_DFT_MODE模式之前，清除SRAM的地址位，数据数据位和控制位上的值，一旦所述SRAM的地址位，数据数据位和控制位上的值被清除，能够进行实际的测试操作。/n

【技术特征摘要】
1.一种在DFT中使用的安全性的测试模式译码电路，其特征在于，所述测试模式译码电路包括：
15位二进制计数器；
基于计数器的模式解码器，所述基于计数器的模式解码器连接到所述15位二进制计数器，所述基于计数器的模式解码器根据所述15位二进制计数器输出的计数，输出代表相应模式的信号；
安全重置生成器，所述安全重置生成器连接到所述15位二进制计数器，所述安全重置生成器输出代表相应状态的信号；
所述测试模式译码电路还包括用于进行存储器修复的强制复位电路、FF和SRAM，
其中，在主测试模式引脚为1期间，当测试模式复位引脚设置为0时，清除FF的值，并且FF的值在转换为SCAN_MODE1之前被清除，一旦所述FF的值被清除，能够进行实际的测试操作，当主测试模式引脚从1转换为0时，清除FF的值，在转换到其他SUB_DFT_MODE模式之前，清除S...

【专利技术属性】
技术研发人员：何立柱，冯建华，
申请(专利权)人：北京大学软件与微电子学院，
类型：发明
国别省市：江苏;32