一种数字触发检测方法技术

本发明专利技术公开了一种数字触发检测方法，采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样与解串，输出并行触发数据；在FPGA中对并行触发信号进行状态判断，识别状态跳变的位置，从而确定触发点在并行采集数据的位置。对吉比特收发器设置与ADC分频比的相同倍率进行串并转换，降速为FGAP能够稳定工作的速率，这样使并行触发数据与被测信号的并行采样数据具有一一对应关系，在并行触发数据中识别得到的触发跳变点即为信号触发的准确位置，从而解决了数字存储示波器高速触发信号无法输入FPGA、并行ADC采集数据中无法准确定位触发信号等问题，实现高速并行采样数字存储示波器的触发同步。

A digital trigger detection method

【技术实现步骤摘要】
一种数字触发检测方法
本专利技术属于数字存储示波器触发识别
，更为具体地讲，涉及一种数字触发检测方法，即一种能够在高速并行采样数据中准确检测触发信号上升沿和下降沿的方法，用于具有触发功能的数字存储示波器触发识别。
技术介绍
触发识别是数字存储示波器中稳定波形显示、获取感兴趣信号的重要手段。传统数字存储示波器采集触发原理如图1所示，被测信号经过模数转换器采集，输出采集数据流到现场可编程逻辑器件(FPGA)FPGA中。触发信号通常由被测信号或外部触发信号经触发比较器比较后产生，进入FPGA后进行触发识别：转换为逻辑“0”或“1”，如果为上升沿触发，且满足预触发条件，当逻辑“0”变为逻辑“1”，即视为触发，并对采集数据流的存储进行控制。由于高速数字存储示波器的ADC采集数据流速率高，为了让FPGA稳定工作，采集数据通常需要进行解串降速处理，即一个采样时钟对应多个采样数据点，这就会导致无法检测并行多个采样数据点中具体哪个点为触发点。此外，对于高速数字存储示波器，由于触发信号的频率也非常高，比较输出信号将无法进入FPGA，如果采用触发信号分本文档来自技高网...

【技术保护点】
1.一种数字触发检测方法，其特征在于，包括以下步骤：/n(1)、采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样和串并转换(解串)，输出并行触发数据，其中，吉比特收发器的采样率与ADC的采样率相同、吉比特收发器的解串比例与ADC的输出分频比N(FPGA内部对采集数据的解串比例)相；/n吉比特收发器输出的并行触发数据为N个一组，一组对应一个输出时钟周期，并且与ADC输出的并行采集数据同步(ADC输出一组采集并行数据，吉比特收发器也输出一组触发并行数据)；/n(2)、设计一触发数据状态检测电路，触发数据状态检测电路包括上升沿触发检测模块和下降沿触发检测模块，并行触发数据同时...

【技术特征摘要】
1.一种数字触发检测方法，其特征在于，包括以下步骤：
(1)、采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样和串并转换(解串)，输出并行触发数据，其中，吉比特收发器的采样率与ADC的采样率相同、吉比特收发器的解串比例与ADC的输出分频比N(FPGA内部对采集数据的解串比例)相；
吉比特收发器输出的并行触发数据为N个一组，一组对应一个输出时钟周期，并且与ADC输出的并行采集数据同步(ADC输出一组采集并行数据，吉比特收发器也输出一组触发并行数据)；
(2)、设计一触发数据状态检测电路，触发数据状态检测电路包括上升沿触发检测模块和下降沿触发检测模块，并行触发数据同时输入到上升沿触发检测模块和下降沿触发检测模块中；
在上升沿触发检测模块中，预触发完成后，当一组并行触发数据出现第一个‘0’到‘1’的变化，则视为上升沿触发，并将触发标志trigr...

【专利技术属性】
技术研发人员：赵贻玖，王厚军，严皓月，梅思涛，付在明，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51