电容器及其制造方法技术

电容器(100)具备：具有主面(110A)的基材(110)、设置在基材(110)的主面(110A)侧的介电膜(130)、以及设置在介电膜(130)上的电极层(140)，基材(110)具有凹状构造部(112)，在从基材(110)的主面(110A)的法线方向俯视时，该凹状构造部由形成在比与电极层(140)重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜(130)设置在凹状构造部(112)上。

Capacitor and its manufacturing method

【技术实现步骤摘要】
【国外来华专利技术】电容器及其制造方法
本专利技术涉及电容器及其制造方法。
技术介绍
作为用于半导体集成电路的代表性的电容器元件，例如众所周知MIM(MetalInsulatorMetal:金属绝缘体金属)电容器。MIM电容器是具有通过下部电极和上部电极夹着介电膜的结构的电容器。然而，为了应用于高电压的功率器件、搭载于高密度的电子部件，要求电容器元件高耐压化、大电容化。作为实现这样的高耐压的MIM电容器的方法，例如研究了介电膜的膜厚化。然而，在基材上通过PVD(PhysicalVaporDeposition：物理气相沉积)、CVD(ChemicalVaporDeposition：化学气相淀积)设置MIM电容器的情况下，随着介电膜的膜厚变大，起因于基材和介电膜的热膨胀率的差异，施加到介电膜的热应力变大，介电膜容易产生裂缝。在介电膜产生的裂缝成为由漏电电流引起的电容值的降低、由短路引起的动作不良的原因。例如在专利文献1中公开了一种具有电容器的半导体装置，该电容器具有配置于半导体基板上的下部电极、第二保护膜、具有从与第二保护膜对置的上面向膜厚方向进展的缺陷的介电膜、至少具有埋设缺陷的由绝缘体构成的缺陷埋设膜的第三保护膜、覆盖介电膜以及第三保护膜的第一保护膜、以及覆盖第一保护膜的上部电极。在该半导体装置中，通过埋设电容器的介电膜的缺陷(裂缝)，来避免由漏电电流引起的少数不良的产生。专利文献1:日本特开2014－229680号公报然而，在专利文献1所记载的半导体装置中被埋设的缺陷是由于介电膜的结晶生长时的体积收缩而产生的裂缝。由于设置缺陷埋设膜而导致半导体基板上的保护膜膜厚化，因此难以防止起因于半导体基板和保护膜的热膨胀率而因热应力产生的裂缝的产生。
技术实现思路
本专利技术是鉴于这样的情况而完成的，其目的在于提供能够实现可靠性的提高的电容器。本专利技术的一个方式所涉及的电容器具备：基材，具有主面；介电膜，设置在基材的主面侧；以及电极层，设置在介电膜上，基材具有凹状构造部，在从基材的主面的法线方向俯视时，凹状构造部由形成在比与电极层重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜设置在凹状构造部上。本专利技术的另一个方式所涉及的电容器的制造方法包括：准备集合基材的工序，集合基材具有主面，并在从主面的法线方向俯视时，具有多个第一区域以及多个第一区域之间的第二区域；在第二区域形成由至少一个凹部构成的凹状构造部的工序；在多个第一区域以及凹状构造部中，在集合基材上设置介电膜的工序；在多个第一区域中，在介电膜上设置电极层的工序；以及通过在第二区域中切断集合基材，分别对多个第一区域进行单片化的工序。根据本专利技术，可以提供能够实现可靠性的提高的电容器。附图说明图1是示意性地表示第一实施方式所涉及的电容器的结构的俯视图。图2是示意性地表示沿着图1所示的电容器的II－II线的剖面的结构的剖视图。图3是图2所示的电容器剖面的放大剖视图。图4是表示第二实施方式所涉及的电容器的制造方法中基材加工工序的流程图。图5是表示第二实施方式所涉及的电容器的制造方法中电容器形成工序的流程图。图6是表示对图4所示的第一光致抗蚀剂层进行图案成形的工序的图。图7是表示设置图4所示的突起状构造部的工序的图。图8是表示设置图4所示的沟槽构造部的工序的图。图9是表示对图5所示的多晶硅(Poly－Si)膜进行成膜的工序的图。图10是表示进行图5所示的Poly－Si膜的干式蚀刻的工序的图。图11是表示对图5所示的电容器进行单片化的工序的图。图12是示意性地表示第二实施方式所涉及的电容器的结构的剖视图。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。其中，在第二实施方式及第二实施方式以后，与第一实施方式相同或者类似的构成要素用与第一实施方式相同或者类似的附图标记表示，适当地省略详细的说明。另外，对于在第二实施方式及第二实施方式以后获得的效果，与第一实施方式相同的适当地省略说明。各实施方式的附图是例示的，各部的尺寸、形状是示意性的，不应理解为将本申请专利技术的技术范围限定于该实施方式。＜第一实施方式＞首先，参照图1～图3，对本专利技术的第一实施方式所涉及的电容器100的结构进行说明。图1是示意性地表示第一实施方式所涉及的电容器的结构的俯视图。图2是示意性地表示沿着图1所示的电容器的II－II线的剖面的结构的剖视图。图3是图2所示的电容器剖面的放大剖视图。此外，图中示出的第一方向X、第二方向Y以及第三方向Z分别例如是相互正交的方向，但如果是相互交叉的方向则并不限于此，也可以是相互以90°以外的角度交叉的方向。另外，第一方向X、第二方向Y以及第三方向Z并不限于图1所示的箭头的方向(正方向)，也包括与箭头相反的方向(负方向)。电容器100具备基材110、第一电极层120、介电膜130、第二电极层140以及绝缘膜150。另外，在从基材110的第一主面110A的法线方向俯视时，电容器100具有第一部分101和位于第一部分101的外侧的第二部分102。第一部分101是第一电极层120和第二电极层140隔着介电膜130重叠的区域，相当于形成电容的电容形成部。第二部分102相当于使施加到介电膜130的热应力集中的应力集中部。第二部分102例如被设置为框状，以包围第一部分101。基材110例如是由具有导电性的低电阻硅基板构成的单层构造。基材110可以是水晶等绝缘性基板。另外，基材110可以是多层构造，例如可以是由导电性基板和绝缘膜构成的层叠体。在第三方向Z正方向侧具有第一主面110A，在第三方向Z负方向侧具有第二主面110B。第一主面110A例如是结晶方位表示为＜100＞的晶面。第一主面110A以及第二主面110B是与由第一方向X以及第二方向Y确定的面平行的面(以下，称为“XY面”。)。基材110例如在第一主面110A侧形成沟槽构造部111以及凹状构造部112。沟槽构造部111是形成于第一部分101的凹凸构造，具有多个凹部111B以及多个凸部111A。凹部111B相对于第一主面110A向第三方向Z负方向侧凹陷。凹部111B形成为具有规定的宽度的底面的槽状。凹部111B沿第二方向Y延伸并沿第一方向X排列。凸部111A位于凹部111B之间，从凹部111B向第三方向Z正方向侧突出。凸部111A具有规定的宽度的顶面。凸部111A的顶面例如包括在第一主面110A中。沟槽构造部111的凹部111B在第三方向Z上的深度(凹部111B的底面相对于凸部111A的顶面的位置)例如为10μm以上50μm以下。沟槽构造部111的凹部111B在第一方向X上的宽度例如为5μm左右，凸部111A在第一方向X上的宽度例如为5μm左右。沟槽构造部111的凸部111A的角在基材110侧形成角度θ11。另外，沟槽构造部111的凹部111B的角在被沟槽构造部111围起的空间侧，即与基材110相反侧形成角度θ12。角度θ11是沟槽构造部111的本文档来自技高网...

【技术保护点】
1.一种电容器，具备：/n基材，具有主面；/n介电膜，设置在所述基材的所述主面侧；以及/n电极层，设置在所述介电膜上，/n所述基材具有凹状构造部，在从所述基材的所述主面的法线方向俯视时，所述凹状构造部由形成在比与所述电极层重叠的区域更靠外侧的区域的至少一个凹部构成，/n所述介电膜设置在所述凹状构造部上。/n

【技术特征摘要】
【国外来华专利技术】20170516 JP 2017-0970571.一种电容器，具备：
基材，具有主面；
介电膜，设置在所述基材的所述主面侧；以及
电极层，设置在所述介电膜上，
所述基材具有凹状构造部，在从所述基材的所述主面的法线方向俯视时，所述凹状构造部由形成在比与所述电极层重叠的区域更靠外侧的区域的至少一个凹部构成，
所述介电膜设置在所述凹状构造部上。


2.根据权利要求1所述的电容器，其中，
所述基材具有沟槽构造部，在从所述基材的所述主面的法线方向俯视时，所述沟槽构造部形成在与所述电极层重叠的区域，
所述介电膜设置在所述沟槽构造部上。


3.根据权利要求2所述的电容器，其中，
在从所述基材的所述主面的法线方向俯视时，所述凹状构造部形成为包围与所述电极层重叠的区域。


4.根据权利要求2或3所述的电容器，其中，
所述凹状构造部由多个凹部构成，并具有位于各个凹部之间的凸部。


5.根据权利要求4所述的电容器，其中，
由所述凹状构造部的凸部的角在所述基材侧所成的角度小于由所述沟槽构造部的凸部的角在所述基材侧所成的角度。


6.根据权利要求4或5所述的电容器，其中，
由所述凹状构造部的凹部的角在与所述基材相反侧所成的角度小于由所述沟槽构造部的凹部的角在与所述基材相反侧所成的角度。


7.根据权利要求4至6中的任一项所述的电容器，其中，
所述凹状构造...

【专利技术属性】
技术研发人员：芦峰智行，中川博，村濑康裕，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP