The invention discloses a multiprocessor information processing circuit based on SIP technology, which integrates DSP, its external memory and FPGA into a single chip in the way of bare core stacking; user interface IP interconnects DSP bus with MicroBlaze in FPGA, realizes distributed operation through multiple groups of examples, DSP is connected with external memory SRAM and flash through EMIF; FPGA chip is connected with a configuration chip; DSP and FPGA are connected through the same EMIF. Compared with the prior art, the invention has the following advantages: (1) adopting SIP technology, the bare core of the circuit is stacked and integrated, and the required volume and mass are significantly reduced. (2) as multiple parallel processors, microblze soft core can flexibly adjust the number without additional hardware cost.
【技术实现步骤摘要】
一种基于SiP技术多处理器信息处理电路
本专利技术属于SiP
，主要涉及数字处理器、存储器、Microblaze软核的硬件、软件集成，具体涉及一种基于SiP技术多处理器信息处理电路。
技术介绍
随着导弹轻质、小型化的要求越来越高，减少飞行控制平台的质量和体积势在必行。现有技术中，一般提高数据处理能力的方法为增加数字处理器芯片，通过硬件的增加达到算力的提升，该方法的成本无疑会随着芯片数的增加而增加。
技术实现思路
为提高数字处理系统的运算能力，本专利技术采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算。本方法着重于增加FPGA内的软核，通过并行软核达到提升计算能力的目的。本专利技术采取以下技术方案：一种基于SiP技术多处理器信息处理电路，采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通...
【技术保护点】
1.一种基于SiP技术多处理器信息处理电路，其特征在于：采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算；DSP通过EMIF与外扩存储器SRAM和FLASH连接；FPGA芯片连接一片配置芯片；DSP与FPGA通过同一EMIF连接。/n
【技术特征摘要】
1.一种基于SiP技术多处理器信息处理电路，其特征在于：采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算；DSP通过EMIF与外扩存储器SRAM和FLASH连接；FPGA芯片连接一片配置芯片；DSP与FPGA通过同一EMIF连接。
2.根据权利要求1所述的基于SiP技术多处理器信息处理电路，其特征在于：采用两片256M×16bSRAM并联实现并行32b存储，使用DSP的外部片选信号TCE0nA。
3.根据权利要求2所述的基于SiP技术多处理器信息处理电路，其特征在于：采用一片1M×16bFLASH实现并行16b存储，使用DSP的外部片选信号TCE1nA。
...
【专利技术属性】
技术研发人员：林益锋，何浩，杨健，张晓澈，阮忠园，蒋凯，
申请(专利权)人：上海航天控制技术研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。