一种半导体超薄外延结构制造技术

本发明专利技术提供了一种半导体超薄外延结构，包括：位于衬底上的第一导电类型外延层；位于第一导电类型外延层上的应力调节层；位于多周期应力调节层上的发光层；位于发光层上的第二导电类型外延层。利用应力调节层来调节第一导电类型外延层中由于生长产生的应力，减小应力对发光层的影响，提高发光层发光效率。进一步的，在应力调节层顶部生长第一导电类型位错微调层，来控制进入发光层的位错浓度，提高发光层的发光效率。由于外延结构非常薄，在制备器件的过程中，刻蚀后外延结构的侧壁倾斜度很小，近似垂直，由于刻蚀后的外延结构顶部和底部的面积相近，使得芯片上单位面积的外延台阶数量有效增加，提高了芯片集成度，提高了器件单位面积的发光效率。

A semiconductor ultra thin epitaxial structure

The invention provides a semiconductor ultra-thin epitaxial structure, which comprises: a first conductive type epitaxial layer on a substrate; a stress regulating layer on a first conductive type epitaxial layer; a light-emitting layer on a multi period stress regulating layer; and a second conductive type epitaxial layer on a light-emitting layer. The stress adjustment layer is used to adjust the growth stress in the first conductive epitaxial layer, reduce the influence of stress on the light-emitting layer, and improve the light-emitting efficiency of the light-emitting layer. Furthermore, a first conductive dislocation fine-tuning layer is grown at the top of the stress adjusting layer to control the dislocation concentration entering the light-emitting layer and improve the light-emitting efficiency of the light-emitting layer. Because the epitaxial structure is very thin, in the process of fabricating devices, the sidewall inclination of epitaxial structure after etching is very small and nearly vertical. Because the area of the top and bottom of epitaxial structure after etching is similar, the number of epitaxial steps per unit area on the chip is effectively increased, the chip integration degree is improved, and the luminous efficiency per unit area of devices is improved.

【技术实现步骤摘要】
一种半导体超薄外延结构
本专利技术涉及一种半导体衬底上外延结构
，具体涉及一种半导体超薄外延结构。
技术介绍
随着科技的进步和市场发展，由于微LED更有利于便携化、轻质化产品的要求，例如在超薄显示屏方面等，逐渐成为关注的焦点。然而，目前微LED的技术路线不确定、成本较高，不利于大规模商业化。再者，微LED芯片中，要求各个LED的尺寸和间距尽可能得小，提高芯片集成度，从而有效保证最终产品的亮度和分辨率等性能。为了做出小尺寸LED，不得不进一步缩小LED的尺寸。然而，在传统LED制备工艺中，由于受到光刻和刻蚀设备工艺条件的限制，刻蚀出的图案都不可避免的呈现倾斜侧壁。由于倾斜侧壁的出现，导致每个LED的有效出光面积小于LED的占有面积，为了确保有效LED有效出光面积，就无法进一步提高集成度，从而限制了微LED芯片尺寸的进一步缩小，不利于提高微LED芯片的集成度，使得最终产品的亮度和分辨率无法进一步提高。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种半导体超薄外延结构，从而打破现有制备工艺条件的限制，制备出超薄外延结构，从而在确保LED有效出光面积的条件下，提高芯片集成度。为了达到上述目的，本专利技术提供了一种半导体超薄外延结构，包括：一衬底；位于衬底上的第一导电类型外延层；位于第一导电类型外延层上的应力调节层；位于多周期应力调节层上的发光层；位于发光层上的第二导电类型外延层。在一些实施例中，所述应力调节层为多层多周期应力调节层。在一些实施例中，所述发光层为多层多周期量子阱发光层。在一些实施例中，还包括：第一导电类型位错微调层，位于所述多层多周期应力调节层顶部表面且位于所述量子阱发光层底部。在一些实施例中，所述多层多周期应力调节层中、所述第一导电类型位错微调层中均掺杂有第一导电类型掺杂元素；所述第一导电类型位错微调层中第一导电类型掺杂元素的掺杂浓度大于所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度。在一些实施例中，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。在一些实施例中，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。在一些实施例中，所述第一导电类型掺杂元素为Si。在一些实施例中，所述第一导电类型位错微调层的厚度小于所述多层多周期应力调节层的厚度。在一些实施例中，所述第一导电类型位错微调层的厚度为1～100nm，所述第一导电类型位错微调层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。在一些实施例中，所述多层多周期应力调节层由多个应力调节单元堆叠而成，每一个应力调节单元包括两层成分相同但含量不同的第一应力调节层和第二应力调节层。在一些实施例中，第一应力调节层的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。在一些实施例中，所述第一应力调节层的禁带宽度大于所述第二应力调节层的禁带宽度。在一些实施例中，所述第一导电类型位错微调层的厚度大于或等于所述第二应力调节层的厚度。在一些实施例中，所述第一应力调节层的厚度为2～20nm，第二应力调节层的厚度为1～3nm。在一些实施例中，所述第一导电类型外延层从下往上依次包括第一导电类型第一外延层、第一导电类型第二外延层，位于第一导电类型第一外延层与第一导电类型第二外延层之间的电子流扩散层。在一些实施例中，所述第一导电类型第一外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合；所述第一导电类型第二外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。在一些实施例中，所述电子流扩散层为单周期或多周期非掺杂层。在一些实施例中，所述电子流扩散层的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。在一些实施例中，所述电子流扩散层为单周期或多周期掺杂层。在一些实施例中，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度大于所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度，所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度大于所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度。在一些实施例中，所述第一导电类型第一外延层中掺杂Si，第一导电类型第二外延层中掺杂Si，电子流扩散层中掺杂Si。在一些实施例中，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度为1.5E19～3E19atoms/cm3；所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度为1E18～3E18atoms/cm3；所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度为5E17～8E17atoms/cm3。在一些实施例中，所述第一导电类型第一外延层的禁带宽度大于所述发光层的禁带宽度；所述第一导电类型第二外延层的禁带宽度大于所述发光层的禁带宽度。在一些实施例中，所述第一导电类型第一外延层的厚度大于第一导电类型第二外延层的厚度，且大于电子流扩散层的厚度。在一些实施例中，所述第一导电类型第一外延层的厚度为所述第一导电类型第二外延层的厚度的5倍及以上，所述第一导电类型第一外延层的厚度为所述电子流扩散层的厚度的6倍及以上。在一些实施例中，所述第一导电类型第一外延层的厚度为2～4微米，所述第一导电类型第二外延层的厚度为350～400nm，所述电子流扩散层的厚度为1～300nm。在一些实施例中，所述第一导电类型位错微调层的厚度小于或等于所述第一导电类型第二外延层的厚度。在一些实施例中，所述第一导电类型位错微调层中第一导电类型元素的掺杂浓度大于或等于所述第一导电类型第二外延层中第一导电类型元素的掺杂浓度。在一些实施例中，所述应力调节层底部至所述第二导电类型外延层顶部的总厚度不大于320nm。本专利技术的半导体超薄外延结构，利用第一导电类型外延层和第二导电类型外延层来激发发光层发出光束，由于外延结构厚度减小，造成第一导电类型外延层中的应力对发光层的影响较大，利用应力调节层来调节第一导电类型外延层中由于生长产生的应力，减小应力对发光层的影响，提高发光层发光效率。进一步的，在应力调节层顶部生长第一导电类型位错微调层，来控制进入发光层的位错浓度，提高发光层的发光效率。此外，应力调节层设置为多层多周期循环堆叠的应力调节层，采用多个应力调节单元堆叠生长而成，从而有效调节第一导电类型外延层生长产生的应力。第一导电类型外延层还设置了第一外延层、电子流扩散层和第二外延层本文档来自技高网...

【技术保护点】
1.一种半导体超薄外延结构，其特征在于，包括：/n一衬底；/n位于衬底上的第一导电类型外延层；/n位于第一导电类型外延层上的应力调节层；/n位于多周期应力调节层上的发光层；/n位于发光层上的第二导电类型外延层。/n

【技术特征摘要】
1.一种半导体超薄外延结构，其特征在于，包括：
一衬底；
位于衬底上的第一导电类型外延层；
位于第一导电类型外延层上的应力调节层；
位于多周期应力调节层上的发光层；
位于发光层上的第二导电类型外延层。


2.根据权利要求1所述的半导体超薄外延结构，其特征在于，所述应力调节层为多层多周期应力调节层。


3.根据权利要求1所述的半导体超薄外延结构，其特征在于，所述发光层为多层多周期量子阱发光层。


4.根据权利要求2所述的半导体超薄外延结构，其特征在于，还包括：第一导电类型位错微调层，位于所述多层多周期应力调节层顶部表面且位于所述量子阱发光层底部。


5.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述多层多周期应力调节层中、所述第一导电类型位错微调层中均掺杂有第一导电类型掺杂元素；所述第一导电类型位错微调层中第一导电类型掺杂元素的掺杂浓度大于所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度。


6.根据权利要求5所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。


7.根据权利要求6所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。


8.根据权利要求5所述的半导体超薄外延结构，其特征在于，所述第一导电类型掺杂元素为Si。


9.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度小于所述多层多周期应力调节层的厚度。


10.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度为1～100nm，所述第一导电类型位错微调层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。


11.根据权利要求2所述的半导体超薄外延结构，其特征在于，所述多层多周期应力调节层由多个应力调节单元堆叠而成，每一个应力调节单元包括两层成分相同但含量不同的第一应力调节层和第二应力调节层。


12.根据权利要求11所述的半导体超薄外延结构，其特征在于，第一应力调节层的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。


13.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一应力调节层的禁带宽度大于所述第二应力调节层的禁带宽度。


14.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度大于或等于所述第二应力调节层的厚度。


15.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一应力调节层的厚度为2～20nm，第二应力调节层的厚度为1～3nm。


16.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型外延层从下往上依次包括第一导电类型第一外延层、第一导电类型第二外...

【专利技术属性】
技术研发人员：游正璋，马后永，李起鸣，
申请(专利权)人：上海显耀显示科技有限公司，
类型：发明
国别省市：上海;31