一种硅衬底上外延InP半导体的方法及制得的半导体器件技术

本发明专利技术涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。该方法包括下列步骤：在硅基半导体上依次沉积SiO

A method of InP semiconductor epitaxy on silicon substrate and the semiconductor device

The invention relates to a method for epitaxial InP semiconductor on a silicon substrate and a semiconductor device made of the method. The method comprises the following steps: successively depositing SiO on a silicon-based semiconductor

【技术实现步骤摘要】
一种硅衬底上外延InP半导体的方法及制得的半导体器件
本专利技术涉及半导体材料领域，特别涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。
技术介绍
基于硅基CMOS技术的现代集成电路随着CMOS器件的特征尺寸的不断缩小，在集成度、功耗和器件特性方面不断进步。另一方面，化合物半导体器件与集成电路在超高速电路、微波电路、太赫兹电路、光电集成电路等领域获得长足发展。由于硅基半导体CMOS芯片与化合物半导体半导体芯片很难在同一晶圆厂生产，无法实现工艺兼容，但是如果将两者有机结合进而突破集成电路设计领域存在的器件选型有限，各种不同材料器件不能混合集成的难题，必将实现集成电路设计、性能的大幅度提升。在硅基半导体上实现InP材料的外延，是实现硅器件和InP基器件集成的重要途径，必然可以提升异构集成集成电路的制造能力，并且如何降低外延缺陷是亟待解决的主要问题。
技术实现思路
本专利技术的第一目的在于提供一种硅衬底上外延InP半导体的方法，该方法采用双层介质掩膜制作V型槽，以及多层材料过渡的手段有效降低了InP外延缺陷，提高了材料质量。本专利技术的第二目的在于提供一种半导体器件，该材料缺陷少，质量高。为了实现以上目的，本专利技术提供了以下技术方案：一种硅衬底上外延InP半导体的方法，包括下列步骤：步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层；步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽；步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述衬底，形成硅的V型槽；步骤4：腐蚀去掉所述Al2O3介质层；步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；步骤6：在所述GaAs层上低温生长InxGayP层，x＝0.4～0.5，y＝0.5～0.6；步骤7：在所述InxGayP层上低温生长InP层；步骤8：在所述低温生长的InP层上高温生长InP层。该方法可以达到以下技术效果：首先，采用SiO2/Al2O3双层介质，先刻蚀介质槽，后以Al2O3介质作为硬掩模刻蚀硅材料刻蚀深V型槽，可以实现很高的深宽比。其次，通过依次生长GaAs、InxGayP两种材料，将晶格逐渐弛豫到InP相近的晶格，并采用低温生长InP层这一方法，可以显著降低外延缺陷，获得更高质量的InP材料。InxGayP作为过渡层，元素配比可以适当调整，例如x＝0.4～0.5(例如0.43、0.45、0.47、0.49等)，y＝0.5～0.6(例如0.53、0.55、0.57、0.59等)。另外，该方法还可以控制每个沉积层的厚度或介质槽的尺寸，既能达到减薄目的，又能保持半导体材料的优良特性，具体如下典型的特征。优选地，所述步骤1的SiO2和Al2O3介质层的厚度分别为为25～35nm、15～25nm。优选地，所述步骤2的介质槽的宽度为100nm～10μm。优选地，所述步骤3的硅的V型槽的宽度为100nm～10μm，深度为500nm～5μm。优选地，所述步骤5的低温生长GaAs的厚度为50nm-1μm。优选地，所述步骤6的低温生长InxGayP层的厚度为50nm-1μm，InxGayP优选为In0.45Ga0.55P。优选地，所述步骤7的低温生长InP的厚度为50nm-1μm。优选地，所述步骤8的高温生长InP的厚度为50nm-1μm。本专利技术所述的低温生长InP指本领域的常规低温生长温度，例如典型的在450～550℃下生长的InP层。本专利技术所述的高温生长InP指本领域的常规高温生长温度，例如典型的在600～700℃下生长的InP层。本专利技术所述的低温生长InxGayP层指本领域的常规高温生长温度，例如典型的在450～550℃下生长。本专利技术所述的低温生长GaAs层指本领域的常规高温生长温度，例如典型的在450～550℃下生长。以上方法中，步骤4的腐蚀方法可采用任意可行的方法，例如典型的采用碱为腐蚀液进行腐蚀。综上，与现有技术相比，本专利技术达到了以下技术效果：(1)V型槽深宽比更高：(2)InP外延缺陷少；(3)材料更趋于薄型化；(4)工序简单，能实现自动化操作。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。图1为本专利技术实施例1提供的制备方法流程图。具体实施方式下面将结合实施例对本专利技术的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本专利技术，而不应视为限制本专利技术的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。实施例1如图1所示，对某一硅衬底加工：步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为25nm、15nm；步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为100nm；步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为500nm；步骤4：腐蚀去掉所述Al2O3介质层；步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为50nm；步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层，厚度为50nm；步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为50nm；步骤8：在所述低温生长的InP层上高温生长InP层，厚度为50nm。实施例2步骤1：在某一硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为30nm、20nm；步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为1μm；步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀硅衬底，形成硅的V型槽，宽度为100nm～10μm，深度为1μm；步骤4：腐蚀去掉所述Al2O3介质层；步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层，厚度为50nmμm；步骤6：在所述GaAs层上低温生长In0.45Ga0.55P层，厚度为50nm；步骤7：在所述In0.45Ga0.55P层上低温生长InP层，厚度为50nm；步骤8：在所述低温生长的InP层上高温生长InP层，厚度为50nm。实施例3步骤1：在某一硅衬底上依次沉积SiO2和Al2O3介质层，厚度分别为35nm、25nm；步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽，宽度为10μm；步骤3：以所述SiO2和Al2O3介本文档来自技高网...

【技术保护点】
1.一种硅衬底上外延InP半导体的方法，其特征在于，包括下列步骤：/n步骤1：在硅衬底上依次沉积SiO

【技术特征摘要】
1.一种硅衬底上外延InP半导体的方法，其特征在于，包括下列步骤：
步骤1：在硅衬底上依次沉积SiO2和Al2O3介质层；
步骤2：在所述SiO2和Al2O3介质层上刻蚀出介质槽；
步骤3：以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅衬底，形成硅的V型槽；
步骤4：腐蚀去掉所述Al2O3介质层；
步骤5：在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；
步骤6：在所述GaAs层上低温生长InxGayP层，x＝0.4～0.5，y＝0.5～0.6；
步骤7：在所述InxGayP层上低温生长InP层；
步骤8：在所述低温生长的InP层上高温生长InP层。


2.根据权利要求1所述的方法，其特征在于，所述步骤1的SiO2和Al2O3介质层的厚度分别为为25～35nm、15～25nm。


3.根据权利要求1所述的方法，其特征在于，所述步骤2的介质槽的宽度为100nm～10μm。

【专利技术属性】
技术研发人员：常虎东，孙兵，翟明龙，苏永波，丁芃，刘洪刚，金智，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11