多Host CPU级联方法及系统技术方案

本申请提供一种多Host CPU级联方法及系统，该系统包括：控制芯片、CPU、PCIE交换芯片以及PCIE网卡；其中：所述控制芯片，用于向所述PCIE网卡下发第一配置指令；所述PCIE网卡，用于根据所述第一配置指令将物理端口虚拟化为多个VF网卡；所述控制芯片，还用于向所述PCIE交换芯片下发第二配置指令；所述PCIE交换芯片，用于根据所述第二配置指令为各Host Port分配VF网卡；所述控制芯片，还用于控制所述CPU上电启动；所述CPU，用于上电启动后，进行PCI扫描，建立自身的虚拟PCI总线域；所述CPU，还用于识别从属于自身的虚拟PCI总线域的VF网卡，并加载VF网卡驱动，通过该VF网卡实现对内/对外的通信。该方法可以满足多个CPU作为Host CPU的需求。

Multi host CPU cascade method and system

The application provides a multi host CPU cascade method and system, the system includes: control chip, CPU, PCIe switching chip and PCIe network card; wherein: the control chip is used to issue the first configuration instruction to the PCIe network card; the PCIe network card is used to virtualize the physical port into a plurality of VF network cards according to the first configuration instruction; the control chip is also used to virtualize the physical port into a plurality of VF network cards; and The PCIe switching chip issues a second configuration instruction; the PCIe switching chip is used to allocate VF network cards for each host port according to the second configuration instruction; the control chip is also used to control the power on and start of the CPU; the CPU is used to perform PCI scanning after power on and start, and establish its own virtual PCI bus domain; the CPU is also used to identify the virtual PCI bus subordinate to itself The VF network card of the domain is loaded with the VF network card driver, and the internal / external communication is realized through the VF network card. This method can meet the needs of multiple CPUs as host CPUs.

【技术实现步骤摘要】
多HostCPU级联方法及系统
本申请涉及通信技术，尤其涉及一种多HostCPU级联方法及系统。
技术介绍
在传统的PCIE(PeripheralComponentInterconnectExpress，外设组件高速互联)透明桥(transparentbridging)级联方案中，严格区分主从，充当主地位的CPU(CenterProcessUnit，中央处理单元)被称为HOST(主)CPU，充当从地位的CPU或者PCIE设备被称为EP(Endpoint，端点)，且该种模式下，仅支持1个CPU作为HOSTCPU，其他CPU或者PCIE设备只能充当从设备。然而，目前一些主流的带GPU(GraphicsProcessingUnit，图形处理单元)的智能芯片由于芯片设计的限制，或者一些CPU由于应用场景的限制只支持主模式，即只能作为HostCPU，从而无法使用传统的PCIE透明桥级联方案进行多CPU/GPU集群式设计。
技术实现思路
有鉴于此，本申请提供一种多HostCPU级联方法及系统。具体地，本申请是通过如下技术方案实现的：根据本申请实施例的第一方面，提供一种多HostCPU级联系统，包括控制芯片、CPU、PCIE交换芯片以及PCIE网卡，所述PCIE交换芯片支持MR-IOV功能，所述PCIE网卡支持SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述CPU通过所述HostPort与所述交换芯片连接，其中：所述控制芯片，用于向所述PCIE网卡下发第一配置指令；所述PCIE网卡，用于根据所述第一配置指令将物理端口虚拟化为多个VF网卡；所述控制芯片，还用于向所述PCIE交换芯片下发第二配置指令；所述PCIE交换芯片，用于根据所述第二配置指令为各HostPort分配VF网卡；所述控制芯片，还用于控制所述CPU上电启动；所述CPU，用于上电启动后，进行PCI扫描，建立自身的虚拟PCI总线域；所述CPU，还用于识别从属于自身的虚拟PCI总线域的VF网卡，并加载VF网卡驱动，通过该VF网卡实现对内/对外的通信。可选的，所述控制芯片，具体用于识别所述PCIE网卡的物理功能PF，加载PF驱动，并向所述PCIE网卡下发第一配置指令。可选的，所述PCIE网卡包括第一物理端口和第二物理端口；所述PCIE网卡，具体用于将所述第一物理端口虚拟化为多个第一类型VF网卡，并将第二物理端口虚拟化为多个第二类型VF网卡；所述PCIE交换芯片，具体用于分别为各HostPort分配第一类型VF网卡和第二类型VF网卡；所述CPU，具体用于通过从属于自身的虚拟PCI总线域的第一类型VF网卡实现对内的通信，并通过从属于自身的虚拟PCI总线域的第二类型VF网卡实现对外的通信。可选的，所述PCIE交换芯片还设置有NTB模块或/和DMA模块；所述CPU，还用于通过NTB方式或/和DMA方式实现对内的通信。可选的，所述CPU集成有GPU。根据本申请实施例的第二方面，提供一种多HostCPU级联方法，应用于包括控制芯片、CPU、PCIE交换芯片以及PCIE网卡的多HostCPU级联系统，所述PCIE交换芯片支持MR-IOV功能，所述PCIE网卡支持SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述CPU通过所述HostPort与所述交换芯片连接，所述方法还包括：所述控制芯片向所述PCIE网卡下发第一配置指令；所述PCIE网卡根据所述第一配置指令将物理端口虚拟化为多个虚拟功能VF网卡；所述控制芯片向所述PCIE交换芯片下发第二配置指令；所述PCIE交换芯片根据所述第二配置指令为各HostPort分配VF网卡；所述控制芯片控制所述CPU上电启动；所述CPU上电启动后，进行外设组件互联PCI扫描，建立自身的虚拟PCI总线域；所述CPU识别从属于自身的虚拟PCI总线域的VF网卡，加载VF网卡驱动，通过该VF网卡实现对内/对外的通信。可选的，所述控制芯片向所述PCIE网卡下发第一配置指令，包括：所述控制芯片识别所述PCIE网卡的物理功能PF，加载PF驱动，并向所述PCIE网卡下发第一配置指令。可选的，所述PCIE网卡包括第一物理端口和第二物理端口；所述PCIE网卡根据所述第一配置指令将物理端口虚拟化为多个VF网卡，包括：所述PCIE网卡将所述第一物理端口虚拟化为多个第一类型VF网卡，并将第二物理端口虚拟化为多个第二类型VF网卡；所述PCIE交换芯片根据所述第二配置指令为各HostPort分配VF网卡，包括：所述PCIE交换芯片分别为各HostPort分配第一类型VF网卡和第二类型VF网卡；所述CPU通过该VF网卡实现对内/对外的通信，包括：所述CPU通过从属于自身的虚拟PCI总线域的第一类型VF网卡实现对内的通信，并通过从属于自身的虚拟PCI总线域的第二类型VF网卡实现对外的通信。可选的，所述PCIE交换芯片还设置有NTB模块或/和DMA模块；所述方法还包括：所述CPU通过NTB方式或/和DMA方式实现对内的通信。可选的，所述CPU集成有GPU。本申请实施例的多HostCPU级联系统，通过利用支持MR-IOV功能的PCIE交换芯片和支持SR-IOV功能的PCIE网卡构建了一套基于PCIE的多HOSTCPU级联系统，控制芯片控制PCIE网卡虚拟化为多个VF网卡，并由PCIE交换芯片分别给各HostPort，以使通过PCIE交换芯片上设置的HostPort接入的CPU能够建立自身的虚拟PCI总线域，并利用所分配的VF网卡实现对内/对外的通信，既满足了多个CPU作为HostCPU的需求，又能很好的满足多个HostCPU共享一个物理网卡实现对内/对外的数据通信的需求，且直接支持标准的网络接口，上层代码兼容性强，扩展方便。附图说明图1是本申请一示例性实施例示出的一种多HostCPU级联系统的架构示意图；图2是本申请一示例性实施例示出的一种多HostCPU级联方法的流程示意图；图3是本申请一示例性实施例示出一种的具体应用场景的架构示意图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。为了使本领域技术人员更好地理解本申请实施例提供的技术方案，并本文档来自技高网...

【技术保护点】
1.一种多主中央处理单元Host CPU级联系统，其特征在于，包括控制芯片、CPU、外设组件高速互联PCIE交换芯片以及PCIE网卡，所述PCIE交换芯片支持多根输入/输出虚拟化MR-IOV功能，所述PCIE网卡支持单根输入/输出虚拟化SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述CPU通过所述Host Port与所述交换芯片连接，其中：/n所述控制芯片，用于向所述PCIE网卡下发第一配置指令；/n所述PCIE网卡，用于根据所述第一配置指令将物理端口虚拟化为多个虚拟功能VF网卡；/n所述控制芯片，还用于向所述PCIE交换芯片下发第二配置指令；/n所述PCIE交换芯片，用于根据所述第二配置指令为各Host Port分配VF网卡；/n所述控制芯片，还用于控制所述CPU上电启动；/n所述CPU，用于上电启动后，进行外设组件互联PCI扫描，建立自身的虚拟PCI总线域；/n所述CPU，还用于识别从属于自身的虚拟PCI总线域的VF网卡，并加载VF网卡驱动，通过该VF网卡实现对内/对外的通信。/n

【技术特征摘要】
1.一种多主中央处理单元HostCPU级联系统，其特征在于，包括控制芯片、CPU、外设组件高速互联PCIE交换芯片以及PCIE网卡，所述PCIE交换芯片支持多根输入/输出虚拟化MR-IOV功能，所述PCIE网卡支持单根输入/输出虚拟化SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述CPU通过所述HostPort与所述交换芯片连接，其中：
所述控制芯片，用于向所述PCIE网卡下发第一配置指令；
所述PCIE网卡，用于根据所述第一配置指令将物理端口虚拟化为多个虚拟功能VF网卡；
所述控制芯片，还用于向所述PCIE交换芯片下发第二配置指令；
所述PCIE交换芯片，用于根据所述第二配置指令为各HostPort分配VF网卡；
所述控制芯片，还用于控制所述CPU上电启动；
所述CPU，用于上电启动后，进行外设组件互联PCI扫描，建立自身的虚拟PCI总线域；
所述CPU，还用于识别从属于自身的虚拟PCI总线域的VF网卡，并加载VF网卡驱动，通过该VF网卡实现对内/对外的通信。


2.根据权利要求1所述的多HostCPU级联系统，其特征在于，
所述控制芯片，具体用于识别所述PCIE网卡的物理功能PF，加载PF驱动，并向所述PCIE网卡下发第一配置指令。


3.根据权利要求1所述的多HostCPU级联系统，其特征在于，所述PCIE网卡包括第一物理端口和第二物理端口；
所述PCIE网卡，具体用于将所述第一物理端口虚拟化为多个第一类型VF网卡，并将第二物理端口虚拟化为多个第二类型VF网卡；
所述PCIE交换芯片，具体用于分别为各HostPort分配第一类型VF网卡和第二类型VF网卡；
所述CPU，具体用于通过从属于自身的虚拟PCI总线域的第一类型VF网卡实现对内的通信，并通过从属于自身的虚拟PCI总线域的第二类型VF网卡实现对外的通信。


4.根据权利要求1所述的多HostCPU级联系统，其特征在于，所述PCIE交换芯片还设置有非透明桥NTB模块或/和直接内存存取DMA模块；
所述CPU，还用于通过NTB方式或/和DMA方式实现对内的通信。


5.根据权利要求1所述的多HostCPU级联系统，其特征在于，所述CPU集成有图形处理单元GPU。


6.一种多主中央处理单元HostCPU级联方法，其特征在于，应用于包括控制芯...

【专利技术属性】
技术研发人员：叶晓龙，
申请(专利权)人：杭州海康威视数字技术股份有限公司，
类型：发明
国别省市：浙江;33