电子封装制造技术

本发明专利技术提供了一种电子封装。该电子封装包括矩形的封装基板和芯片封装。该芯片封装包括第一高速接口电路裸晶，安装在封装基板的上表面上，其中芯片封装与封装基板具有同轴配置，且芯片封装相对于封装基板具有角度偏移。根据本发明专利技术的电子封装，可以减轻信号扭曲和改善信号延迟，提高芯片封装的电性能。

electronic packaging

The invention provides an electronic package. The electronic package includes a rectangular package substrate and a chip package. The chip package includes a first high-speed interface circuit naked crystal, which is installed on the upper surface of the package substrate, wherein the chip package and the package substrate have a coaxial configuration, and the chip package has an angle offset with respect to the package substrate. According to the electronic package of the invention, the signal distortion can be reduced, the signal delay can be improved, and the electric performance of the chip package can be improved.

【技术实现步骤摘要】
电子封装
本专利技术总体上涉及用于高数据速率(high-datarate)通信应用的半导体封装领域。更具体地，本专利技术涉及一种电子封装，其包括具有高速信号处理电路的芯片封装，高速信号处理电路可诸如用于从串行通信链路发送和接收数据的串行器/串并转换器(serializer/deserializer，SerDes)电路。
技术介绍
通常，数据通信网络包括多个通信设备和用于将这些通信设备互连或联网的连接基础设施或介质。通信设备可以包括嵌入式控制器。通信设备可以与操作在千兆每秒(Gigabit-per-second，Gbps)数据速率(例如，56Gbps或112Gbps)下的高速模拟串行数据接口或端口连接。根据已知的数据传输标准配置串行数据接口。连接基础设施能够与这种高速模拟串行数据接口交互。在电子系统中使用高速串行通信链路的情况在持续增长。如本领域中已知的，高速数据链路经由传输线(transmissionline)从一个位置向另一个位置传输数据。这些数据链路可以包括串行器/串并转换器(即SerDes)数据链路，其以并行格式(parallelformat)接收数据并将数据转换为串行格式(serialformat)以进行高速传输。SerDes数据链路可以是通信系统中底板(backplane)的一部分。然而，包含SerDes电路的用于高数据速率通信应用的现有技术芯片封装，通常遭受由信号扭曲(signalskew)或信号延迟引起的所谓的SerDes损耗，这反过来恶化了芯片封装的电性能。
技术实现思路
本专利技术的一个目的是提供一种用于高数据速率通信应用的改进的半导体电子封装，其能够减少信号扭曲或信号延迟，从而改善半导体电子封装的电性能。根据一个实施例，公开了一种电子封装。该电子封装包括矩形的封装基板和芯片封装。该芯片封装包括第一高速接口电路裸晶，安装在封装基板的上表面上，其中芯片封装与封装基板具有同轴配置，且芯片封装相对于封装基板具有角度偏移。根据一个实施例，芯片封装在与上表面正交的垂直轴上相对于封装基板旋转约45度。第一高速接口电路裸晶包括第一串行器/串并转换器(SerDes)电路块。根据一个实施例，封装基板的上表面在二维平面中被两个正交轴划分成四个象限。第一高速接口电路裸晶包括直接面向封装基板的顶点的第一边缘，其中沿着第一边缘设置有第一排输入/输出(I/O)焊盘。第一高速接口电路裸晶包括垂直于第一边缘的第二边缘，其中沿着第二边缘设置有第二排I/O焊盘。沿着在封装基板的顶点处接合的两个侧边布置有第一组焊球，并且其中在封装基板的上表面上的四个象限中的其中一个象限内，第一排I/O焊盘分别通过多个第一迹线电连接到第一组焊球。沿着在封装基板的顶点处接合的两个侧边其中之一布置有第二组焊球，并且其中在封装基板的上表面上的四个象限中的其中一个象限内，第二排I/O焊盘分别通过多个第二迹线电连接到第二组焊球。电子封装还包括靠近所述第一高速接口电路裸晶的第二高速接口电路裸晶。第二高速接口电路裸晶包括第二SerDes电路块。第一高速接口电路裸晶通过再分配层结构电连接到第二高速接口电路裸晶。根据一个实施例，公开了一种电子封装。该电子封装包括矩形封装基板以及包括第一高速接口电路裸晶的芯片封装。该芯片封装安装在封装基板的上表面上，其中第一高速接口电路裸晶的多个I/O焊盘分别通过所述封装基板的所述上表面上的四个象限中的其中一个象限内的多个迹线电连接到所述封装基板的焊球。根据本专利技术的电子封装，可以减轻信号扭曲和改善信号延迟，提高芯片封装的电性能。在阅读了在附图和附图中示出的优选实施例的以下详细描述之后，本领域技术人员无疑能够清楚了解本专利技术的目的。附图说明图1是根据本专利技术一个实施例的电子封装的透视顶视图。图2是沿着图1中的线I-I'截取的示意性横截面图。图3是根据本专利技术一个实施例的电子封装的透视图。具体实施方式在下面对本专利技术实施例的详细描述中，参考了构成本专利技术一部分的附图，并且其中通过图示的方式示出了可以实现本专利技术的特定优选实施例。充分详细地描述了本专利技术的实施例以使得本领域技术人员能够实施，应该理解，也可以利用其他实施例并且可以在不脱离本专利技术的精神和范围的情况下进行机械上、结构上和程序上的改变。因此，以下详细描述不应被视为具有限制意义，本专利技术的实施例的范围仅由所附权利要求限定。应当理解，尽管这里可以使用术语第一、第二、第三、主要、次要等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离本专利技术的思想的教导下，下面讨论的第一或主要元件、组件、区域、层或部分也可以称为第二或次要元件、组件、区域、层或部分。为了便于描述附图中所示的一个元件或特征与另一个元件或特征的关系，本文中使用了空间相对术语，诸如“之下”、“下方”、“下部”、“低于”、“之上”、“上部”、“上方”等。应当理解，除了图中所示的方位(orientation)之外，空间相对术语旨在包括使用或操作中的器件的不同方位。例如，如果图中的器件被翻转，那么被描述为位于其他元件或特征“之下”或“下方”或“下面”的元件将被定向位于其他元件或特征“之上”或“上方”。因此，示例性术语“下面”和“下方”可以包括上方和下方两个方位。器件可以以其他方式定向(旋转90度或以其他方位)，并相应地解释本文使用的空间相对描述语。另外，还应理解，当某个层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。本文使用的术语仅用于描述特定实施例，并不旨在限制本专利技术的思想。本文使用的单数形式“一”和“该”旨在也包括复数形式，除非上下文中另有明确说明。将进一步理解，当在本说明书中使用术语“包括”时，是指存在所述特征、整数、步骤、操作、元件和/或组件，但不排除存在或者添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或组。本文所使用的术语“和/或”包括所列相关项目中一个或多个项目的任何和所有组合，并且可以缩写为“/”。应当理解，当某元件或层被称为“位于……上”、“连接到”、“耦接到”或“邻近”另一个元件或层时，它可以直接位于该另一个元件或层其上、与该另一个元件或层直接连接、耦接或相邻，或者可以存在中间元件或层。相反，当元件被称为“直接位于另一元件或层上”、或“直接连接到”、“直接耦接到”或“紧邻”另一元件或层时，则不存在中间元件或层。串行器/串并转换器(SerDes)是高速通信中常用的一对功能块，以补偿有限的输入/输出。这些块在串行数据和并行接口之间在每个方向上转换数据。术语“SerDes”通常指在各种技术和应用中使用的接口。SerDes的主要用途是在单个线路或差分对线路上提供数据传输，以使I/O引脚(pin)和互连(interconnect)的数量最小化。SerDes数据传输实本文档来自技高网...

【技术保护点】
1.一种电子封装，包括：/n矩形的封装基板；以及/n包括第一高速接口电路裸晶的芯片封装，所述芯片封装安装在所述封装基板的上表面上，其中所述芯片封装与所述封装基板具有同轴配置，且所述芯片封装相对于所述封装基板具有角度偏移。/n

【技术特征摘要】
20180518 US 62/673,194;20190429 US 16/398,2281.一种电子封装，包括：
矩形的封装基板；以及
包括第一高速接口电路裸晶的芯片封装，所述芯片封装安装在所述封装基板的上表面上，其中所述芯片封装与所述封装基板具有同轴配置，且所述芯片封装相对于所述封装基板具有角度偏移。


2.根据权利要求1所述的电子封装，其中所述封装基板的所述上表面在二维平面中被两个正交轴划分成四个象限，其中所述第一高速接口电路裸晶的边缘与所述芯片封装的边缘彼此平行。


3.根据权利要求2所述的电子封装，其中所述第一高速接口电路裸晶包括直接面向所述封装基板的顶点的第一边缘，其中沿着所述第一边缘设置有第一排输入/输出I/O焊盘。


4.根据权利要求3所述的电子封装，其中所述第一高速接口电路裸晶包括垂直于所述第一边缘的第二边缘，其中沿着所述第二边缘设置有第二排I/O焊盘。


5.根据权利要求4所述的电子封装，其中沿着在所述封装基板的所述顶点处接合的两个侧边布置有第一组焊球，并且其中所述第一排I/O焊盘分别通过所述封装基板的所述上表面上的所述四个象限中的其中一个象限内的多个第一迹线电连接到所述第一组焊球。


6.根据权利要求5所述的电子封装，其中沿着在所述封装基板的所述顶点处接合的所述两个侧边其中之一布置有第二组焊球，并且其中所述第二排I/O焊盘分别通过所述封装基板的所述上表面上的所述四个象限中的所述其中一个象限内的多个第二迹线电连接到所述第二组焊球。


7.根据权利要求1所述的电子封装，其中所述芯片封装在与所述上表面正交的垂直轴上相对于所述封装基板旋转大致45度。


8.根据权利要求1所述的电子封装，其中所述第一高速接口电路裸晶包括第一串行器/串并转换器电路块。


9.根据权利要求1所述的电子封装，还包括：
靠近所述第一高速接口电路裸晶的第二高速接口电路裸晶。


10.根据权利要求9所述的电子封装，其中所述第二高速接口电路裸晶包括第二串行器/串并转换器电路块。


11.根据权利要求9所述的电子封装，其中所述第一高速接口电路裸...

【专利技术属性】
技术研发人员：林岷臻，李怡慧，周哲雅，陈南诚，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;TW