The invention relates to a m \u2011 LVDS bus data interaction system and method based on a zynq chip, including a plurality of nodes for transmitting and receiving data connected through the m \u2011 LVDS bus, wherein the nodes include a zynq chip and DDR memory, the zynq chip includes a processor system module and a programmable logic module interconnected through an Axi main line, and the processor system module It is connected with DDR memory, the programmable logic module is connected with m \u2011 LVDS bus, and the method of M \u2011 LVDS bus data interaction is realized based on zynq chip, including sending data step and receiving data step. Compared with the prior art, the invention has the advantages of high data throughput, strong anti-interference ability and high processor performance.
【技术实现步骤摘要】
一种基于ZYNQ芯片实现M-LVDS总线数据交互系统和方法
本专利技术涉及高速串行总线通信领域，尤其是涉及一种基于ZYNQ芯片实现M-LVDS总线数据交互系统和方法。
技术介绍
在多种高速串行总线通信的方式中，M-LVDS总线的通信速率可达到200Mbps以上，且隔离后的M-LVDS总线的通信速率可以做到100Mbps以上。这种高速串行总线还具有多主、实时性强的特点。图1展示了传统的CPU+FPGA架构下的M-LVDS总线的拓扑结构。在M-LVDS总线上每个节点都是一个独立的嵌入式板卡，节点内部包括了CPU处理器以及FPGA实现的M-LVDS总线控制器。通过传统的CPU+FPGA架构实现M-LVDS总线数据交互时，CPU作为控制和处理核心，FPGA中的M-LVDS总线控制器与M-LVDS总线进行接口，CPU与FPGA之间通过并行的本地总线进行通讯。这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线，理想情况下一个读/写访问最少需要3个周期(1个setup周期，1个access周期和1个hold周期)...
【技术保护点】
1.一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，包括通过M-LVDS总线连接的多个用于发送和接收数据的节点，其特征在于，所述的节点内包括ZYNQ芯片和DDR内存(5)，所述的ZYNQ芯片包括通过AXI总线相互连接的处理器系统模块和可编程逻辑模块，所述的处理器系统模块与DDR内存(5)连接，所述的可编程逻辑模块与M-LVDS总线连接。/n
【技术特征摘要】
1.一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，包括通过M-LVDS总线连接的多个用于发送和接收数据的节点，其特征在于，所述的节点内包括ZYNQ芯片和DDR内存(5)，所述的ZYNQ芯片包括通过AXI总线相互连接的处理器系统模块和可编程逻辑模块，所述的处理器系统模块与DDR内存(5)连接，所述的可编程逻辑模块与M-LVDS总线连接。
2.根据权利要求1所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的处理器系统模块包括分别与可编程逻辑模块连接并相互连接的ARM(1)和DDR内存控制器(2)，所述的DDR内存控制器(2)与DDR内存(5)连接。
3.根据权利要求2所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的可编程逻辑模块包括分别与ARM(1)连接的DMA控制器(3)和M-LVDS总线控制器(4)，所述的M-LVDS总线控制器(4)与M-LVDS总线连接，所述的DMA控制器(3)分别与DDR内存控制器(2)和M-LDVS总线控制器连接。
4.根据权利要求3所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的ZYNQ芯片内部的连接均采用AXI总线实现。
5.根据权利要求3所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的处理器系统模块用于实现对DMA控制器(3)和M-LVDS总线控制器(4)的配置和控制，所述的DMA控制器(3)用于实现M-LVDS总线控制器(4)与DDR内存(5)之间的直接数据交互，所述的M-LVDS总线控制器(4)用于实现与M-LVDS总线的接口。
6.根据权利要求3所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的M-LVDS总线控制器(4)包括寄存器单元mlvds_regs(44)、数据发送FIFO单元(41)、数据接收FIFO单元(46)、发送队列单元mlvds_tx_queue(42)、总线数据发送单元mlvds_transmitter(43)、总线数据接收单元mlvds_receiver(48)、接收队列单元mlvds_rx_queue(47)和链路状态监测单元mlvds_link_monitor(45)，所述的寄存器单元mlvds_regs(44)包括控制寄存器、状态寄存器和中断寄存器。
7.根据权利要求6所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互系统，其特征在于，所述的寄存器单元mlvds_regs(44)与ARM(1)连接，并对发送队列单元mlvds_t...
【专利技术属性】
技术研发人员：潘雷，丁辉，黄赟，蒋耀东，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。