一种频率源的封装工艺及频率源制造技术

本申请实施例中提供了一种频率源的封装工艺及频率源，采用三维堆叠方式实现频率源的封装，使得频率源的体积和重量得到了极大减小，在原有组件体积基础上可减小80％。

Packaging technology and frequency source of a frequency source

The embodiment of the application provides a packaging process and frequency source of frequency source. The packaging of frequency source is realized by three-dimensional stacking method, which greatly reduces the volume and weight of frequency source, and can reduce 80% on the basis of the original component volume.

【技术实现步骤摘要】
一种频率源的封装工艺及频率源
本申请涉及频率源制造
，尤其涉及一种频率源的封装工艺及频率源。
技术介绍
敌我识别是现代信息化战场军事对抗的重要手段之一，二次雷达作为敌我识别系统的核心硬件设备，它的优劣直接影响到识别系统的性能。作为雷达的核心组件，频率源主要用于向雷达发射机提供射频激励信号，向雷达接收机提供与回波信号下变频的多种本振信号，为信号处理系统提供参考基准信号。频率源作为雷达系统的心脏，其相位噪声、跳频时间、杂散抑制等指标对雷达系统有着重要影响。在实现本申请的过程中，专利技术人发现，现有的小型化频率源组件多为单一功能及窄频段使用，而在多功能、宽频段技术中，频率源组件的体积较大，尤其是在毫米波等高频产品中，基本上仍处于模块级，不利于小型化发展。
技术实现思路
本申请实施例中提供了一种频率源的封装工艺及频率源，用于解决上述至少一种问题。根据本申请实施例的第一个方面，提供了一种频率源的封装工艺，包括：将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上；将该下层基板底部与腔体烧结，并将环路滤波器烧结到该下层基板上；将至少两个焊球高度相同且彼此分散地焊接至该下层基板上；将输入电源和输入绝缘子与该腔体侧面镀金孔进行烧结，并焊接至该下层基板；将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至该上层基板；将该上层基板对齐放置于该下层基板的焊球上，并将该焊球与该上层基板焊接相连；将三线控制输入及RF输出与镀金孔烧结，并焊接至该上层基板；对该下层基板和该上层基板进行对位堆叠使该上层基板和该下层基板电气互连。根据本申请实施例的第二个方面，提供了一种频率源，包括：腔体；下层基板，烧结于该腔体底部，放大器芯片、功分器芯片、分频器芯片共晶且金丝键合至该下层基板；环路滤波器焊接至该下层基板；至少两个焊球，该至少两个焊球高度相同且彼此分散地焊接至该下层基板上；上层基板，与该下层基板边缘对齐放置在该腔体中，并通过焊接至该至少两个焊球与该下层基板电气连接；锁相环芯片、压控振荡器、温补晶振、及电阻电容器件焊接至该上层基板；滤波器芯片通过粘接至该上层基板，并与该上层基板金丝键合；该腔体侧面开设有镀金孔；输入电源与输入绝缘子各自与对应镀金孔烧结并焊接至该下层基板；三线控制输入及RF输出各自与对应镀金孔烧结，并焊接至该上层基板。采用本申请实施例中提供的频率源的封装工艺及频率源，可大大减小产品体积和重量，满足了组件及模块的小型化、轻量化需求，易于实现sip封装。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请实施例的一种频率源的电路连接原理图；图2示出了采用本申请实施例中的封装工艺封装的频率源的剖面示意图。具体实施方式在实现本申请的过程中，专利技术人发现，现有的小型化频率源组件多为单一功能及窄频段使用，而在多功能、宽频段技术中组件的体积做不小，尤其是在毫米波等高频产品中，基本上是模块级，不利于小型化发展，有的虽然实现了小型化，但功能及频段使用有局限性。例如，在专利《一种小型化高气密性频率源及其封装方法》中，主要阐述了一种常规数字频率源通常由锁相环(PLL)芯片、环路低通滤波电路、压控振荡器(VCO)组成，其采用的是平面组装方式，虽然在体积尺寸上相近，但实现功能并未阐述清楚，且其功能要求较低。本方案采用三维叠层组装方式，大大缩小了体积，且功能完善，适用于多频段、多领域。为解决上述问题，本申请实施例中提供了一种频率源的封装工艺及频率源，通过频率源内部电路的三维堆叠技术以实现小型化的设计，前期组装工艺中，通过实现腔体与陶瓷薄膜基板、GaN芯片的多重共晶、键合互连工艺，再结合对位堆叠技术，将内部的鉴相器芯片、VCO芯片、放大器芯片、开关滤波芯片等多种多类型器件通过高密度集成，实现频率源的高信号质量，宽频带输出；在原有的体积基础上缩小80％，整体组件尺寸可达到8mm*8mm*3mm。三维堆叠是指芯片在Z方向垂直互连，主要有叠层IC间三维堆叠封装、芯片叠层3D封装、晶圆叠层3D封装。本申请实施例中采用叠层IC间三维堆叠及芯片堆叠封装，其中包括叠层IC的外围互连(叠加带载体工艺、焊接边缘导带工艺、立方体表面互连线基板工艺)、叠层MCM区域互连(其中包括倒装芯片焊接叠层芯片工艺、倒装芯片焊接叠层工艺)与键合叠层芯片工艺(其中包括熔解键合、胶粘剂键合、金属－金属热压键合、金/铜键合、焊料凸点或金凸点等)。采用三维堆叠方式实现的频率源其体积重量得到了极大减小，在原有组件体积基础上可减小80％。本申请实施例中的方案，可以应用于数字相控阵平台、综合一体化平台、无人机平台及卫星通信等领域。为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图1示出了根据本申请实施例的一种频率源的电路连接原理图。如图1所示，频率源由温补晶振、锁相环芯片、线性稳压电路、环路滤波器、压控振荡器芯片、功分器芯片、分频器芯片、放大器芯片和滤波器芯片等组成。温补晶振用于提供高稳定度、相位噪声的参考时钟；线性稳压电路将+5V输入电源转换为锁相环所需的+3.3V；锁相环芯片将参考时钟和压控振荡器输出信号进行分频鉴相，产生的直流电压经环路滤波器控制VCO输出频率；同时VCO输出信号经分频、放大和滤波后输出。应当理解，图1所示出的频率源仅为示例的目的而示出，本申请实施例中的频率源的封装工艺还可以应用于其他方式连接的频率源，本申请对此不作限制。图2示出了采用本申请实施例中的封装工艺封装的频率源的剖面示意图。如图2所示，采用本申请实施例中的封装工艺封装的频率源包括：腔体；下层基板，烧结于该腔体底部，放大器芯片、功分器芯片、分频器芯片共晶且金丝键合至该下层基板；环路滤波器焊接至该下层基板；至少两个焊球，该至少两个焊球高度相同且彼此分散地焊接至该下层基板上；上层基板，与该下层基板边缘对齐放置在该腔体中，并通过焊接至该至少两个焊球与该下层基板电气连接；锁相环芯片、压控振荡器、温补晶振、及电阻电容器件焊接至该上层基板；滤波器芯片通过粘接至该上层基板，并与该上层基板金丝键合；该腔体侧面开设有镀金孔；输入电源与输入绝缘子各自与对应镀金孔烧结并焊接至该下层基板；三线控制输入及RF(RadioFrequency，射频)输出各自与对应镀金孔烧结，并焊接至该上层基板。在具体实施时，该下层基板可以是下层单层陶瓷基板。该上层基板可以是上层多层陶瓷基板。根据本申请实施例的频率源的封装工艺，包括：步骤1，将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上。本文档来自技高网...

【技术保护点】
1.一种频率源的封装工艺，其特征在于，包括：/n将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上；/n将所述下层基板底部与腔体烧结，并将环路滤波器烧结到所述下层基板上；/n将至少两个焊球高度相同且彼此分散地焊接至所述下层基板上；/n将输入电源和输入绝缘子与所述腔体侧面镀金孔进行烧结，并焊接至所述下层基板；/n将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至所述上层基板；/n将所述上层基板对齐放置于所述下层基板的焊球上，并将所述焊球与所述上层基板焊接相连；/n将三线控制输入及RF输出与镀金孔烧结，并焊接至所述上层基板；/n对所述下层基板和所述上层基板进行对位堆叠使所述上层基板和所述下层基板电气互连。/n

【技术特征摘要】
1.一种频率源的封装工艺，其特征在于，包括：
将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上；
将所述下层基板底部与腔体烧结，并将环路滤波器烧结到所述下层基板上；
将至少两个焊球高度相同且彼此分散地焊接至所述下层基板上；
将输入电源和输入绝缘子与所述腔体侧面镀金孔进行烧结，并焊接至所述下层基板；
将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至所述上层基板；
将所述上层基板对齐放置于所述下层基板的焊球上，并将所述焊球与所述上层基板焊接相连；
将三线控制输入及RF输出与镀金孔烧结，并焊接至所述上层基板；
对所述下层基板和所述上层基板进行对位堆叠使所述上层基板和所述下层基板电气互连。


2.根据权利要求1所述的频率源的封装工艺，其特征在于，所述放大器芯片、功分器芯片、分频器芯片采用金锡AuSn合金焊料共晶。


3.根据权利要求1所述的频率源的封装工艺，其特征在于，所述下层基板底部与腔体采用SnAgCu合金焊料片烧结。


4.根据权利要求1所述的频率源的封装工艺，其特征在于，所述焊球为BGA焊球，所述焊球规格为直径0.5毫米；所述立体金丝键合采用的金丝规格为25μm。


5.根据权利要求1所述的频率源的封装工艺，其特征在于，所述滤波器芯片通过导电胶粘接至所述上层基板。


6.根据权利要求1所述的频率源的封装工艺，其特征在于，所述焊球通过SnP...

【专利技术属性】
技术研发人员：邓小峰，孙敏，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：发明
国别省市：四川;51