基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管制造技术

本发明专利技术公开了一种基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管，由顶栅、底栅、上层二氧化硅、黑亚磷、源极、漏极、下层二氧化硅组成；所述的顶栅位于上层二氧化硅上端，底栅位于下层二氧化硅下端，黑亚磷同质结位于上层二氧化硅与下层二氧化硅之间，源极及漏极分别位于上层二氧化硅与下层二氧化硅区间的左侧和右侧；垂直黑亚磷隧穿场效应管不但能满足国际半导体技术发展路线图低于10nm规模的高功耗的要求，也能满足低功耗应用的要求，并加速基于分层黑亚磷同质结二维隧穿场效应管的实际应用。

Sub 10nm vertical tunneling transistor based on layered black phosphite homojunction

The invention discloses a sub 10nm vertical tunneling transistor based on layered black phosphite homojunction, which is composed of top gate, bottom gate, upper silicon dioxide, black phosphite, source, drain and lower silicon dioxide; the top gate is at the upper end of upper silicon dioxide, the bottom gate is at the lower end of lower silicon dioxide, the black phosphite homojunction is between upper silicon dioxide and lower silicon dioxide, and the source The electrodes and drain electrodes are located on the left and right sides of the upper and lower silicon dioxide regions respectively; the vertical phosphorous black tunneling FET can not only meet the requirements of high power consumption of the international semiconductor technology development roadmap below the scale of 10nm, but also meet the requirements of low power consumption applications, and accelerate the practical application of two-dimensional tunneling FET based on layered phosphorous black homogeneous junction.

【技术实现步骤摘要】
基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管
本专利技术涉及半导体同质结构，尤其涉及基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管。
技术介绍
隧穿场效应管是低功率Post-CMOS计算的候选者之一，因为它可以突破亚阈值摆幅(60mV/dec)的热离子限制。使用二维材料设计隧穿场效应管特别具有吸引力，因为薄体意味着极好的栅极控制，且光滑表面意味着在运输过程中没有载流子陷阱。在垂直二维隧穿场效应管，载流子隧穿发生在具有范德华相互作用的不同层。由于在界面处没有钉扎带，并且两个组件的带可以移动，因此弱层间交互对于载流子隧穿来说是非常重要的。在漏极/栅极电压下自由。与平面器件配置相比，二维异质结的丰富选择意味着隧道势垒高度的灵活调谐。此外，垂直设备架构在技术上更为成熟，并已在实验室中成功实现。2015年，突破性最小亚阈摆幅为3.9mV/dec，平均亚阈摆幅为31.1mV/dec，经过四十年的大流量温度测量，并通过体积锗源和二维二硫化钼通道结合了相应的二极管。后来，具有SnSe2/WSe2异质结的垂直二维场效应管的亚阈摆幅最小，为37mV/dec，开/关比率为106，伴随高电流>10-5A。同质结是垂直二维场效应管的其他器件配置，并且与平面对应物相比应具有更低的漏电流，因为垂直堆叠配置施加了额外的垂直传输屏障。因此，具有同质结的垂直二维场效应管可能更适合于低功耗应用于平面对应物。由于其中等的带隙，各向异性的电子特性和高载流子迁移率，单层黑亚磷是一种很有前途的沟道材料，因为它具有适中的带隙，各向异性的电子特性和高载流子迁移率，这可能导致隧穿场效应管架构中的高导通电流。黑亚磷与其他材料很好地兼容特别是与其他二维材料范德华堆叠，因为有悬空键合的表面，这有利于器件架构。基于平面隧穿场效应管的单层黑亚磷预计即使在亚10nm范围内也是一种非凡的高功耗器件，但低功耗应用的漏电流太高。
技术实现思路
专利技术目的：本专利技术提供了一种可满足国际半导体技术发展路线图低于10nm规模的高功耗和低功耗要求的基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管。技术方案：本专利技术由顶栅、底栅、上层二氧化硅、黑亚磷、源极、漏极、下层二氧化硅组成；所述的顶栅位于上层二氧化硅上端，底栅位于下层二氧化硅下端，黑亚磷同质结位于上层二氧化硅与下层二氧化硅之间，源极及漏极分别位于上层二氧化硅与下层二氧化硅区间的左侧和右侧。进一步的，所述的黑亚磷(4)同质结为两个部分垂直堆叠的单层黑亚磷。进一步的，所述的黑亚磷使用六方氮化硼覆盖，PxOy氧化层(通过氧等离子体干蚀刻形成)，以及Al2O3和疏水性含氟聚合物封装的双层封端。进一步的，使用基于从头算量子传输计算的分层黑亚磷同质结来模拟亚10nm垂直隧穿场效应管。使用在密度泛函理论(DFT)和非平衡格林函数(NEGF)方法在其框架内进行传输计算，该方法集成在NANOTCAD软件内。有益效果：与现有技术相比，本专利技术有以下显著效果：使用两个堆叠单层黑亚磷的双门设备模型，与平面对应物相比：1、垂直黑亚磷隧穿场效应管将应用场扩展到低功耗器件，开态电流(低功耗)在Lg缩小到5nm时可以完成低功耗器件的国际半导体技术发展路线图目标。2、对于高功耗应用，垂直黑亚磷隧穿场效应管的开态电流(高功耗)在Lg缩小到3nm时可以满足高功耗国际半导体技术发展路线图目标。3、在低于5nm的相同Lg下，它优于平面对应物。4、除了开态电流之外，Lg分别缩小到4和2nm时这些器件可以获得非常小的延迟时间和低功耗，超过国际半导体技术发展路线图低功耗和高功耗器件的要求一个数量级。5、Lg缩小到～7nm可获得低于60mV/dec的亚阈值摆动，这比它们的平面对应物更陡峭。附图说明图1为本专利技术原理图；图2为层状黑亚磷同质结构图。具体实施方式如图1、图2所示，本专利技术由顶栅1、底栅2、上层二氧化硅3、黑亚磷4、源极5、漏极6、下层二氧化硅7组成；所述的顶栅1位于上层二氧化硅3上端，底栅位于下层二氧化硅7下端，黑亚磷4同质结位于上层二氧化硅3与下层二氧化硅7之间，源极5及漏极6分别位于上层二氧化硅3与下层二氧化硅7区间的左侧和右侧；所述的黑亚磷4同质结为两个部分垂直堆叠的单层黑亚磷；虽然本征黑亚磷在空气中是不稳定的，但可通过保护层获得空气稳定的黑亚磷和黑亚磷装置，如六方氮化硼覆盖，PxOy氧化层(通过氧等离子体干蚀刻形成)，以及Al2O3和疏水性含氟聚合物封装的双层封端。p-/n-型掺杂的底部/顶部单层黑亚磷形成源/漏区，而中间的本征部分是沟道，即栅极和源极重叠区域。源极带和漏极导带将彼此重叠，而当在两个引线之间施加偏置电压时，本征沟道的电子间隙将形成屏障。因此,载流子将在隧道机制下从底部源极输送到顶部排放口。栅极电压用于调节势垒高度以使器件开启和关闭。我们将器件标记为垂直黑亚磷隧穿场效应管。使用在密度泛函理论(DFT)和非平衡格林函数(NEGF)方法在其框架内进行传输计算，该方法集成在NANOTCAD软件内。使用Perdew-Burke-Ernzerh形式(PBE)的广义梯度近似(GGA)作为交换相关函数。Monkhorst-Packk-points为29×1×100，用于不可约束的布里渊区(IBZ)，其密度足以收敛。计算是自我迭代的，直到能量收敛到10-5Ha。在TFET配置中，GGA-PBE是传输模拟的理想选择，因为掺杂载流子产生的电子-电子相互作用的重屏蔽大大降低了多体效应。因此，在较高的掺杂浓度下，GGA-PBE间隙(1.1eV)将变得非常接近准粒子带隙。通过模拟和实验，转移特性和开关比的普遍一致性验证了GGA-PBE级上ab-initio传输计算的可靠性。特别是对于Lg＝1nm的MoS2FET，计算的SS值66mV/dec的几乎等于实验值65mV/dec。首先测试Lg＝10nm的垂直BPTFET的两个堆叠MLBP的界面重叠区域Lo的最佳长度。然后选择漏电流最低时最佳的界面重叠区域Lo。接着在5nm器件的源非重叠处进行轻掺杂/重掺杂Ns/Nd以关闭设备进行LP应用。最后将亚10nm垂直黑亚磷场效应晶体管的开态电流(高功耗)与高功耗器件的ITRS要求、平面单层黑亚磷场效应晶体管进行了比较。本文档来自技高网...

【技术保护点】
1.一种基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管，其特征在于：由顶栅(1)、底栅(2)、上层二氧化硅(3)、黑亚磷(4)、源极(5)、漏极(6)、下层二氧化硅(7)组成；所述的顶栅(1)位于上层二氧化硅(3)上端，底栅位于下层二氧化硅(7)下端，黑亚磷(4)同质结位于上层二氧化硅(3)与下层二氧化硅(7)之间，源极(5)及漏极(6)分别位于上层二氧化硅(3)与下层二氧化硅(7)区间的左侧和右侧。/n

【技术特征摘要】
1.一种基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管，其特征在于：由顶栅(1)、底栅(2)、上层二氧化硅(3)、黑亚磷(4)、源极(5)、漏极(6)、下层二氧化硅(7)组成；所述的顶栅(1)位于上层二氧化硅(3)上端，底栅位于下层二氧化硅(7)下端，黑亚磷(4)同质结位于上层二氧化硅(3)与下层二氧化硅(7)之间，源极(5)及漏极(6)分别位于上层二氧化硅(3)与下层二氧化硅(7)区间的左侧和右侧。


2.根据权利要求1所述的基于层状黑亚磷同质结的亚10nm垂直隧穿晶体管，其特征在于：所述的黑亚磷(4)同质结为两个部...

【专利技术属性】
技术研发人员：吉娜，程庆苏，渠开放，王伟，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏;32