降低CIS单元像素面积的结构及方法技术

本发明专利技术公开了一种降低CIS单元像素面积的结构及方法，包括：SOI衬底，其包括体硅层、埋氧层和表面硅层；复位管、源极跟踪器和行选择管，均位于SOI衬底的表面硅层上方且处于同一平面内；传输管，其顶部与SOI衬底的表面硅层齐平，底部位于SOI衬底的埋氧层中；光电二极管，位于SOI衬底中的体硅层中，所述复位管、源极跟踪器和行选择管在竖直方向上位于光电二极管的正上方；金属层，与复位管、源极跟踪器、行选择管和传输管通过位于层间介质层中的接触孔进行电连接。本发明专利技术利用SOI硅片结构的特性及BSI技术，将CIS中的复位管Reset、源极跟踪器SF、行选择器RS垂直设于光电二极管PD的正上方，降低CIS像素单元的面积，减小CIS芯片的最终尺寸。

Structure and method of reducing the pixel area of CIS unit

The invention discloses a structure and a method for reducing the pixel area of CIS unit, including: SOI substrate, which includes a body silicon layer, a buried oxygen layer and a surface silicon layer; a reset tube, a source tracker and a row selection tube are all located above and in the same plane of the surface silicon layer of SOI substrate; a transmission tube, the top of which is flush with the surface silicon layer of SOI substrate, and the bottom of which is located in the buried oxygen layer of SOI substrate; The photodiode is located in the bulk silicon layer in the SOI substrate, and the reset tube, the source tracker and the row selection tube are directly above the photodiode in the vertical direction; the metal layer is electrically connected with the reset tube, the source tracker, the row selection tube and the transmission tube through the contact hole in the interlayer medium layer. According to the characteristics of SOI silicon chip structure and BSI technology, reset tube, source tracker SF and row selector RS in CIS are vertically arranged on the top of photodiode PD, so as to reduce the area of CIS pixel unit and the final size of CIS chip.

【技术实现步骤摘要】
降低CIS单元像素面积的结构及方法
本专利技术涉及微电子及半导体集成电路制造领域，具体属于一种降低CIS单元像素面积的结构及方法。
技术介绍
在上世纪60年代末期，美国贝尔实验室提出固态成像器件的概念，固态图像传感器便得到了迅速发展，成为传感技术中的一个重要分支，它是个人计算机多媒体不可缺少的外设，也是监控设备中的核心器件，其核心是一个将光学图像转化为电子信号的半导体器件。近年来，由于集成电路设计技术和工艺水平的提高，CIS(CMOSImageSensor，即互补金属氧化物半导体图像传感器))器件因其固有的诸如元内放大、列并行结构，集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且，低成本、单芯片、功耗低和设计简单等优点使CIS器件在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大受欢迎。典型的CIS单元像素的结构主要包括光电二极管(PhotoDiode，简称PD)、传输管(TransmissionGate，简称TG)、复位管(Reset，简称Re)、源极跟随器(SourceFollower，简称SF)、行选择管(RowSelect，简称RS)，如图1、图2所示，其中光电二极管PD与传输管TG、复位管Reset、源极跟随器SF、行选择管RS四个控制器件采用平面放置，处于同一平面内，且分别占据一定的面积，这种器件结构的布局方式导致芯片的面积较大。目前，通常采用共享像素区器件的方法减少CIS器件中的器件个数，如图3所示，四个光电二极管PD和四个传输管TG共享一组复位管、源极跟随器和行选择管，这样可以减少三组的复位管、源极跟随器和行选择管，虽然可以减少器件数量，但是CIS单元像素所占面积大的问题却没有得到改善。
技术实现思路
本专利技术要解决的技术问题是提供一种降低CIS单元像素面积的结构及方法，可以解决现有CIS单元像素中器件布局占用面积大的问题。为解决上述技术问题，本专利技术提供的降低CIS单元像素面积的结构，包括：SOI衬底，其包括体硅层、埋氧层和表面硅层；复位管、源极跟踪器和行选择管，均位于所述SOI衬底的表面硅层上方且处于同一平面内；传输管，其顶部与所述SOI衬底的表面硅层齐平，底部位于所述SOI衬底的埋氧层中；光电二极管，位于所述SOI衬底中的体硅层中，所述复位管、所述源极跟踪器和所述行选择管在竖直方向上位于所述光电二极管的正上方；金属层，与所述复位管、所述源极跟踪器、所述行选择管和所述传输管通过位于层间介质层中的接触孔进行电连接。其中，所述复位管、所述源极跟踪器、所述行选择器和所述传输管均包括栅极和栅氧化层，所述复位管的栅氧化层位于所述复位管的栅极和所述表面硅层之间，所述源极跟踪器的栅氧化层位于所述源极跟踪器的栅极和所述表面硅层之间，所述行选择器的栅氧化层位于所述行选择器的栅极和所述表面硅层之间，所述传输管的栅氧化层位于所述传输管的栅极和所述体硅层之间。进一步的，所述传输管的栅极和所述复位管、所述源极跟踪器和所述行选择器处于同一层间介质层中。进一步的，所述传输管的栅氧化层的宽度大于或等于所述传输管的栅极的宽度，所述复位管的栅氧化层与栅极宽度一致，所述源极跟踪器的栅氧化层与栅极宽度一致，所述行选择器的栅氧化层与栅极宽度一致。进一步的，所述表面硅层中形成有浅沟槽隔离，所述浅沟槽隔离的底部与所述SOI衬底的埋氧层接触。较佳的，所述复位管在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述行选择器在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述源极跟踪器的下方一侧为所述传输管，另一侧为浅沟槽隔离。此外，本专利技术还提供降低CIS单元像素面积的方法，包括如下步骤：步骤1，提供SOI衬底，所述SOI衬底包括体硅层、埋氧层和表面硅层；步骤2，在所述SOI衬底的表面硅层中形成浅沟槽隔离；步骤3，选择性刻蚀去除传输管形成区域的表面硅层和埋氧层至露出体硅层，以打开工艺窗口；步骤4，在传输管形成区域的工艺窗口的体硅层上、复位管形成区域的表面硅层上、源极跟随器形成区域的表面硅层上以及行选择器形成区域的表面硅层上分别形成各器件的栅氧化层；步骤5，在各栅氧化层上分别形成各器件的栅极；步骤6，淀积层间介质层，进行接触孔工艺和金属层形成工艺，完成传输管、复位管、源极跟踪器和行选择管与金属层的电连接；步骤7，利用背照式技术，先进行硅片背面减薄工艺，然后在体硅层形成光电二极管，且该光电二极管在竖直方向上位于所述复位管、源极跟踪器和行选择管的正下方。其中，在步骤2中，在表面硅层中形成三个浅沟槽隔离，且所述浅沟槽隔离刻蚀停在SOI衬底的埋氧层上。其中，在步骤3中，所述工艺窗口位于最外侧的浅沟槽隔离远离其余浅沟槽隔离的一侧。其中，步骤4的具体步骤如下：步骤S41，在硅片表面淀积一氧化层；步骤S42，在所述氧化层的表面旋涂光刻胶；步骤S43，进行曝光显影，将所述复位管、所述源极跟踪器、所述行选择管和所述传输管形成区域之外的氧化层暴露；步骤S44，刻蚀去除硅片表面暴露出的所述氧化层至露出所述表面硅层；步骤S45，去除光刻胶，剩余的氧化层分别形成各器件的栅氧化层。其中，所述复位管的栅氧化层位于左侧浅沟槽隔离和中间浅沟槽隔离之间的表面硅层的上方，所述行选择器的栅氧化层位于中间浅沟槽隔离和右侧浅沟槽隔离之间的表面硅层的上方，所述源极跟踪器的栅氧化层位于右侧浅沟槽隔离和所述传输管工艺窗口之间的表面硅层的上方，所述传输管的栅氧化层位于所述传输管工艺窗口露出的体硅层的上方。其中，步骤5的具体步骤如下：步骤S51，在硅片表面淀积多晶硅；步骤S52，在所述多晶硅的表面旋涂光刻胶；步骤S53，进行曝光显影，将所述复位管的栅氧化层、所述源极跟踪器的栅氧化层、所述行选择管的栅氧化层和所述传输管的栅氧化层所在区域之外的多晶硅暴露；步骤S54，刻蚀去除硅片表面暴露出的所述多晶硅至露出所述表面硅层；步骤S55，去除光刻胶，剩余的多晶硅分别形成各器件的栅极。其中，步骤7的具体步骤如下：步骤S71，进行硅片背面减薄工艺；步骤S72，对竖直方向上位于所述复位管、所述源极跟踪器和所述行选择管正下方的所述SOI衬底的体硅层进行离子注入，形成光电二极管。与现有技术相比，本专利技术利用SOI(SiliconOnInsulator，即绝缘衬底上的硅)硅片结构的特性，将复位管Reset、源极跟踪器SF、行选择器RS形成在同一平面上，而CIS芯片中的传输管TG与前述三个控制器件在不同平面上，同时结合BSI(Back-SideIlluminated，即背照式)技术将CIS中的控制器件(复位管Reset、源极跟踪器SF、行选择器RS)垂直设于光电二极管PD(即PhotoDiode)的正上方，同时通过SOI硅片结构中的埋氧层隔绝光电二极管和复位管Reset、源极本文档来自技高网...

【技术保护点】
1.一种降低CIS单元像素面积的结构，其特征在于，包括：/nSOI衬底，其包括体硅层、埋氧层和表面硅层；/n复位管、源极跟踪器和行选择管，均位于所述SOI衬底的表面硅层上方且处于同一平面内；/n传输管，其顶部与所述SOI衬底的表面硅层齐平，底部位于所述SOI衬底的埋氧层中；/n光电二极管，位于所述SOI衬底中的体硅层中，所述复位管、所述源极跟踪器和所述行选择管在竖直方向上位于所述光电二极管的正上方；/n金属层，与所述复位管、所述源极跟踪器、所述行选择管和所述传输管通过位于层间介质层中的接触孔进行电连接。/n

【技术特征摘要】
1.一种降低CIS单元像素面积的结构，其特征在于，包括：
SOI衬底，其包括体硅层、埋氧层和表面硅层；
复位管、源极跟踪器和行选择管，均位于所述SOI衬底的表面硅层上方且处于同一平面内；
传输管，其顶部与所述SOI衬底的表面硅层齐平，底部位于所述SOI衬底的埋氧层中；
光电二极管，位于所述SOI衬底中的体硅层中，所述复位管、所述源极跟踪器和所述行选择管在竖直方向上位于所述光电二极管的正上方；
金属层，与所述复位管、所述源极跟踪器、所述行选择管和所述传输管通过位于层间介质层中的接触孔进行电连接。


2.根据权利要求1所述的降低CIS单元像素面积的结构，其特征在于，所述复位管、所述源极跟踪器、所述行选择器和所述传输管均包括栅极和栅氧化层，所述复位管的栅氧化层位于所述复位管的栅极和所述表面硅层之间，所述源极跟踪器的栅氧化层位于所述源极跟踪器的栅极和所述表面硅层之间，所述行选择器的栅氧化层位于所述行选择器的栅极和所述表面硅层之间，所述传输管的栅氧化层位于所述传输管的栅极和所述体硅层之间。


3.根据权利要求2所述的降低CIS单元像素面积的结构，其特征在于，所述传输管的栅极和所述复位管、所述源极跟踪器和所述行选择器处于同一层间介质层中。


4.根据权利要求2所述的降低CIS单元像素面积的结构，其特征在于，所述传输管的栅氧化层的宽度大于或等于所述传输管的栅极的宽度，所述复位管的栅氧化层与栅极宽度一致，所述源极跟踪器的栅氧化层与栅极宽度一致，所述行选择器的栅氧化层与栅极宽度一致。


5.根据权利要求3所述的降低CIS单元像素面积的结构，其特征在于，所述表面硅层中形成有浅沟槽隔离，所述浅沟槽隔离的底部与所述SOI衬底的埋氧层接触。


6.根据权利要求5所述的降低CIS单元像素面积的结构，其特征在于，所述复位管在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述行选择器在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述源极跟踪器的下方一侧为所述传输管，另一侧为浅沟槽隔离。


7.一种降低CIS单元像素面积的方法，其特征在于，包括如下步骤：
步骤1，提供SOI衬底，所述SOI衬底包括体硅层、埋氧层和表面硅层；
步骤2，在所述SOI衬底的表面硅层中形成浅沟槽隔离；
步骤3，选择性刻蚀去除传输管形成区域的表面硅层和埋氧层至露出体硅层，以打开工艺窗口；
步骤4，在传输管形成区域的工艺窗口的体硅层上、复位管形成区域的表面硅层上、源极跟随器形成区域的表面硅层上以及行选择器形成区域的表面硅层上分别形成各器件的栅氧化层；
步骤5，...

【专利技术属性】
技术研发人员：张武志，曹亚民，周维，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31