具有铁电晶体管的集成组合件及形成集成组合件的方法技术

本发明专利技术涉及具有铁电晶体管的集成组合件及形成集成组合件的方法。一些实施例包含集成组合件，其在第一比较数字线与第二比较数字线之间具有铁电晶体管主体区域。载流子储层结构通过沿所述第一比较数字线的侧传递的延伸部与所述铁电晶体管主体区域耦合。一些实施例包含具有在载流子储层结构之上的导电结构的集成组合件。所述导电结构的底部通过绝缘区域与所述载流子储层结构间隔。铁电晶体管在所述导电结构之上。一些实施例包含形成集成组合件的方法。

Integrated assembly with ferroelectric transistors and method of forming integrated assembly

The invention relates to an integrated assembly with a ferroelectric transistor and a method for forming an integrated assembly. Some embodiments include an integrated assembly having a ferroelectric transistor body area between the first comparison digital line and the second comparison digital line. The carrier reservoir structure is coupled with the main area of the ferroelectric transistor by an extension part transmitted along the side of the first comparison digital line. Some embodiments include an integrated assembly having a conductive structure over a carrier reservoir structure. The bottom of the conductive structure is separated from the carrier reservoir structure through an insulating region. The ferroelectric transistor is on the conductive structure. Some embodiments include methods for forming an integrated assembly.

【技术实现步骤摘要】
具有铁电晶体管的集成组合件及形成集成组合件的方法
本专利技术涉及具有含耦合到载流子储层的主体区域的铁电晶体管的集成组合件及形成集成组合件的方法。
技术介绍
存储器是一种类型的集成电路，且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及存取线(其也可称为字线)写入或读取存储器单元。数字线可沿阵列的列使存储器单元导电地互连，且存取线可沿阵列的行使存储器单元导电地互连。存储器单元可为易失性或非易失性的。非易失性存储器单元可在延长的时间周期(包含计算机被关掉时)内存储数据。易失性存储器发生耗散且因此需要被刷新/重写，在许多情况下每秒进行多次。无论如何，存储器单元经配置以在至少两种不同可选择状态中保持或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两种以上级别或状态的信息。铁电场效应晶体管(FeFET)可用作存储器单元。明确来说，FeFET可具有对应于FeFET内的铁电材料的两种不同极化模式的两种可选择存储器状态。不同极化模式特征可为(例如)不同阈值电压(Vt)或所选择的操作电压的不同沟道导电性。FeFET的铁电极化模式可在缺乏电力的情况下保持(至少保持可测量的持续时间)。一种类型的铁电晶体管是金属铁电金属绝缘体半导体(MFMIS)晶体管。此类型的铁电晶体管在金属(M)与半导体衬底(S)之间具有栅极电介质(绝缘体I)。此类型的铁电晶体管在金属之上还具有铁电(F)材料，且在铁电材料之上具有栅极(通常包括金属M)。在操作中，跨铁电材料的电场用于将铁电材料从一种极化模式切换到另一极化模式。铁电晶体管包括一对源极/漏极区域及在所述源极/漏极区域之间的沟道区域。跨沟道区域的导电性受铁电材料的极化模式影响。另一类型的铁电晶体管是金属铁电绝缘体半导体(MFIS)；其中铁电材料直接触碰绝缘体(即，其中在铁电材料与绝缘体之间不存在中介金属)。沟道区域可被视为含于铁电晶体管的主体区域内。在编程操作期间，载流子(空穴及电子)迁移到主体区域中及迁移出主体区域。期望开发可被快速编程的铁电晶体管，且其可扩展到不断增加的集成水平。已证明，用常规铁电晶体管配置难以实现所期望的快速编程。可期望开发解决上述问题的新颖铁电晶体管，及利用此类晶体管开发新颖存储器阵列架构。
技术实现思路
本专利技术的一方面涉及一种集成组合件，其包括：铁电晶体管主体区域，其在第一比较数字线与第二比较数字线之间；及载流子储层结构，其通过沿所述第一比较数字线的侧传递的延伸部与所述铁电晶体管主体区域耦合。在本专利技术的另一方面中，一种集成组合件包括：载流子储层结构之上的导电结构；所述导电结构的底部表面通过绝缘区域与所述载流子储层结构间隔；所述导电结构之上的铁电晶体管；所述铁电晶体管具有在所述导电结构之上且与所述导电结构电耦合的底部源极/漏极区域，具有在所述底部源极/漏极区域之上的主体区域，且具有在所述主体区域之上的顶部源极/漏极区域；及延伸部，其沿所述导电结构的侧从所述载流子储层结构向上延伸到所述主体区域的底部；所述延伸部经配置以将载流子从所述载流子储层结构提供到所述主体区域。在本专利技术的又另一方面中，一种集成组合件包括：载流子储层结构；所述载流子储层结构之上的第一比较数字线；所述第一比较数字线沿第一方向延伸；所述第一比较数字线之上的铁电晶体管主体区域；延伸部，其从所述载流子储层结构延伸到所述铁电晶体管主体区域；所述延伸部经配置以将载流子提供到所述铁电晶体管主体区域；所述铁电晶体管主体区域之上的第二比较数字线；所述第二比较数字线沿所述第一方向延伸；字线，其邻近所述铁电晶体管主体区域且通过包括铁电材料的中介区域与所述铁电晶体管主体区域间隔；所述字线沿与所述第一方向相交的第二方向延伸；且所述铁电晶体管主体区域被包括在存储器阵列的存储器单元中；所述存储器单元中的每一者包括所述铁电晶体管主体区域中的一者。在本专利技术的又另一方面中，一种形成集成组合件的方法包括：形成堆叠，其以升序包括第一半导体材料、绝缘材料及第二半导体材料；所述第一半导体材料是p型掺杂或n型掺杂的，且所述第二半导体材料是p型掺杂及n型掺杂中的另一者；将所述绝缘材料及所述第二半导体材料图案化成沿第一方向延伸的轨；所述轨通过间隙与彼此间隔；所述第一半导体材料的区域沿所述间隙的底部外围暴露；所述轨具有沿所述间隙的侧壁；沿所述轨的所述侧壁形成第一绝缘间隔件；沿所述第一绝缘间隔件形成半导体延伸部；所述半导体延伸部包括第三半导体材料且直接抵靠所述第一半导体材料的所述区域；所述半导体延伸部及所述第一绝缘间隔件使所述间隙变窄；在所述变窄的间隙内形成第二绝缘间隔件；形成跨所述轨、所述第一绝缘件、所述半导体延伸部及所述第二绝缘间隔件延伸的平坦化表面；在所述平坦化表面之上且直接抵靠所述平坦化表面形成第四半导体材料；形成延伸穿过所述第四半导体材料到所述第二绝缘间隔件的狭缝；所述狭缝沿所述第一方向线性地延伸；在所述狭缝内形成绝缘面板；形成延伸穿过所述第四半导体材料及所述绝缘面板的沟槽；所述沟槽沿与所述第一方向相交的第二方向延伸；所述沟槽将所述第四半导体材料图案化成晶体管主体区域；沿所述晶体管主体区域的侧壁形成铁电材料；及沿所述铁电材料形成字线；所述字线沿所述第二方向延伸。附图说明图1、1A及1B是包括实例存储器阵列的实例存储器单元的实例组合件的区域的视图。图1是所述组合件的图解俯视图。图1A及1B分别是沿图1的线A-A及B-B的图解横截面侧视图。图2是实例多板层组合件的图解横截面侧视图。图3到13是用于制造包括实例存储器阵列的实例组合件的实例方法的实例工艺阶段处的实例构造的图解俯视图。图3A到13A是沿图3到13的线A-A的图解横截面侧视图。图3B到13B是沿图3到13的线B-B的图解横截面侧视图。具体实施方式一些实施例包含认识到常规铁电晶体管的问题在于此类晶体管的主体区域是“浮动的”，且明确来说，与载流子(空穴或电子)源隔离。此在编程操作期间可能成为问题，因为编程操作的速度的限制因素可以是载流子在晶体管的主体区域内刷新的速率。铁电晶体管可为p沟道装置(即，可具有p型源极/漏极区域，且具有操作以在p型源极/漏极区域之间传导空穴的沟道)，或可为n沟道装置(即，可具有n型源极/漏极区域，且具有操作以在n型源极/漏极区域之间传导电子的沟道)。源极/漏极区域可在编程操作期间将一种类型的载流子提供到铁电晶体管的主体区域(针对p沟道装置是空穴，针对n沟道装置是电子)，但其它类型的载流子将来自邻近主体区域的块状材料。在常规结构中，浮动主体区域与块状材料过度隔离而无法快速补充此其它类型的载流子；且性能受损。一些实施例包含其它载流子的储层。储层与铁电晶体管的主体区域直接耦合以改进性能(例如，增加编程速度)。参考图1到13描述实例实施例。作为初步事项，应注意，部分图式展示各种不同掺杂剂水平；且利用部分或本文档来自技高网...

【技术保护点】
1.一种集成组合件，其包括：/n铁电晶体管主体区域，其在第一比较数字线与第二比较数字线之间；及/n载流子储层结构，其通过沿所述第一比较数字线的侧传递的延伸部与所述铁电晶体管主体区域耦合。/n

【技术特征摘要】
20180508 US 15/974,1411.一种集成组合件，其包括：
铁电晶体管主体区域，其在第一比较数字线与第二比较数字线之间；及
载流子储层结构，其通过沿所述第一比较数字线的侧传递的延伸部与所述铁电晶体管主体区域耦合。


2.根据权利要求1所述的集成组合件，其包括所述第一比较数字线的所述侧与所述延伸部之间的绝缘材料。


3.根据权利要求1所述的集成组合件，其中：
所述铁电晶体管主体区域包括第一半导体材料；
所述载流子储层结构包括第二半导体材料；
所述延伸部包括第三半导体材料；且
所述第一、第二及第三半导体材料是与彼此相同的组合物。


4.根据权利要求3所述的集成组合件，其中所述第一、第二及第三半导体材料基本上由硅组成。


5.根据权利要求1所述的集成组合件，其中：
所述铁电晶体管主体区域包括第一半导体材料；
所述载流子储层结构包括第二半导体材料；
所述延伸部包括第三半导体材料；且
所述第一、第二及第三半导体材料中的至少一者是与所述第一、第二及第三半导体材料中的至少另一者不同的组合物。


6.根据权利要求1所述的集成组合件，其中所述载流子储层结构是空穴储层。


7.根据权利要求6所述的集成组合件，其中所述载流子储层结构与负参考电压源耦合。


8.根据权利要求1所述的集成组合件，其中所述载流子储层结构是电子储层。


9.根据权利要求8所述的集成组合件，其中所述载流子储层结构与正参考电压源耦合。


10.一种集成组合件，其包括：
载流子储层结构之上的导电结构；所述导电结构的底部表面通过绝缘区域与所述载流子储层结构间隔；
所述导电结构之上的铁电晶体管；所述铁电晶体管具有在所述导电结构之上且与所述导电结构电耦合的底部源极/漏极区域，具有在所述底部源极/漏极区域之上的主体区域，且具有在所述主体区域之上的顶部源极/漏极区域；及
延伸部，其沿所述导电结构的侧从所述载流子储层结构向上延伸到所述主体区域的底部；所述延伸部经配置以将载流子从所述载流子储层结构提供到所述主体区域。


11.根据权利要求10所述的集成组合件，其中所述绝缘区域是第一绝缘区域，且进一步包括所述导电结构的所述侧与所述延伸部之间的第二绝缘区域。


12.根据权利要求11所述的集成组合件，其中所述第一及第二绝缘区域是与彼此相同的组合物。


13.根据权利要求11所述的集成组合件，其中所述第一及第二绝缘区域是与彼此不同的组合物。


14.根据权利要求10所述的集成组合件，其中所述顶部及底部源极/漏极区域是n型掺杂的，且其中所述载流子储层结构是p型掺杂的。


15.根据权利要求10所述的集成组合件，其中所述顶部及底部源极/漏极区域是p型掺杂的，且其中所述载流子储层结构是n型掺杂的。


16.一种集成组合件，其包括：
载流子储层结构；
所述载流子储层结构之上的第一比较数字线；所述第一比较数字线沿第一方向延伸；
所述第一比较数字线之上的铁电晶体管主体区域；
延伸部，其从所述载流子储层结构延伸到所述铁电晶体管主体区域；所述延伸部经配置以将载流子提供到所述铁电晶体管主体区域；
所述铁电晶体管主体区域之上的第二比较数字线；所述第二比较数字线沿所述第一方向延伸；
字线，其邻近所述铁电晶体管主体区域且通过包括铁电材料的中介区域与所述铁电晶体管主体区域间隔；所述字线沿与所述第一方向相交的第二方向延伸；且
所述铁电晶体管主体区域被包括在存储器阵列的存储器单元中；所述存储器单元中的每一者包括所述铁电晶体管主体区域中的一者。


17.根据权利要求16所述的集成组合件，其中所述载流子储层结构是空穴储层。


18.根据权利要求16所述的集成组合件，其中所述载流子储层结构是电子储层。


19.根据权利要求16所述的集成组合件，其中所述载流子储层结构包括用p型掺杂剂或n型掺杂剂掺杂到至少约1x1020原子/cm3的浓度的硅。


20.根据权利要求19所述的集成组合件，其中所述延伸部包括用所述p型掺杂剂或n型掺杂剂掺杂到至少约1x1017原子/cm3的浓度的硅。


21.根据权利要求16所述的集成组合件，其中所述延伸部通过绝缘材料与所述第一比较数字线间隔。

【专利技术属性】
技术研发人员：K·M·卡尔达，刘海涛，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US