一种半导体存储装置的形成方法制造方法及图纸

技术编号:22567005 阅读:33 留言:0更新日期:2019-11-16 12:52
本发明专利技术公开一种半导体存储装置的形成方法,其包含以下步骤。首先,提供一基底,并且,在该基底内形成沿着一方向延伸的多个栅极。接着,在该基底上形成一半导体层,覆盖该些栅极,再于该半导体层内形成一插塞,使该插塞位于两相邻栅极之间。然后,进行一沉积制作工艺,以在该半导体层上形成一堆叠结构。最后,图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。

A formation method of semiconductor storage device

The invention discloses a method for forming a semiconductor storage device, which comprises the following steps. First, a substrate is provided, and a plurality of gates extending in one direction are formed in the substrate. Then, a half conductor layer is formed on the substrate, covering the gates, and a plug is formed in the semiconductor layer, so that the plug is located between two adjacent gates. Then, a deposition manufacturing process is carried out to form a stack structure on the semiconductor layer. Finally, the stacking structure is patterned to form a plurality of bit lines, so that the bit lines are always connected with the plug.

【技术实现步骤摘要】
一种半导体存储装置的形成方法
本专利技术涉及一种半导体存储装置的制作工艺,特别是涉及一种动态随机处理存储器装置的制作工艺。
技术介绍
随着各种电子产品朝小型化发展的趋势,动态随机存取存储器(dynamicrandomaccessmemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言,由于其可以在相同的半导体基底内获得更长的载流子通道长度,以减少电容结构的漏电情形产生,因此在目前主流发展趋势下,其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说,具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置,以接收来自于位线及字符线的电压信号。然而,受限于制作工艺技术之故,现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷,还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术提供了一种半导体存储装置的形成方法,其有利于形成顶面齐平的位线,使得该半导体存储装置可达到优选的元件效能。为达上述目的,本专利技术的一实施例提供一种半导体存储装置的形成方法,其包含以下步骤。首先,提供一基底,并且,在该基底内形成沿着一方向延伸的多个栅极。接着,在该基底上形成一半导体层,覆盖该些栅极,再在该半导体层内形成一插塞,使该插塞位于两相邻栅极之间。然后,进行一沉积制作工艺,以在该半导体层上形成一堆叠结构。最后,图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。整体来说,本专利技术的形成方法是选择性地在导体层的回蚀刻制作工艺之前、或是之后,利用额外形成的牺牲层、氧化层,或是额外进行的化学机械研磨制作工艺、清洗制作工艺等,有效地移除因导体层的负载效应而产生明显突出的蚀刻轮廓。因此,依据前述方法有利于获得顶面平坦的位线接触插塞,并同时使得形成于其上的位线的各堆叠层(如该阻障层与该导电层等)也可一并获得平坦的顶面,故可在制作工艺简化的前提下,获得结构更为优化的半导体存储装置。附图说明图1为本专利技术第一优选实施例中半导体存储装置的俯视示意图;图2至图6为本专利技术第一优选实施例中半导体存储装置的形成方法的步骤示意图,其中:图2为一半导体存储装置于形成半导体层后的剖面示意图;图3为一半导体存储装置于形成插塞孔后的剖面示意图;图4为一半导体存储装置于形成导电层后的剖面示意图;图5为一半导体存储装置于进行回蚀刻制作工艺后的剖面示意图;图6为一半导体存储装置于移除氧化层后的剖面示意图;图7至图11为本专利技术第二优选实施例中半导体存储装置的形成方法的步骤示意图,其中:图7为一半导体存储装置于形成牺牲层后的剖面示意图;图8为一半导体存储装置于进行一回蚀刻制作工艺后的剖面示意图;图9为一半导体存储装置于进行另一回蚀刻制作工艺后的剖面示意图;图10为一半导体存储装置于移除氧化层后的剖面示意图;图11为一半导体存储装置于形成堆叠结构后的剖面示意图;图12为本专利技术第三优选实施例中半导体存储装置的形成方法的步骤示意图;图13为本专利技术第三优选实施例中半导体存储装置的形成方法的步骤示意图。主要元件符号说明10动态随机存取存储器元件100基底101有源区106浅沟槽隔离108沟槽110字符线112介电层114凹入式栅极116绝缘层126牺牲层128含硅硬掩模129开口130插塞孔160位线160a位线接触插塞162导体层162a凹陷处162b尖角162c、162d顶面163阻障层163a钛层163b氮化钛层163c硅钨层165导电层180牺牲层210绝缘层230半导体层250保护层270氧化层O氧化处理制作工艺P化学机械研磨制作工艺具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术,下文特列举本专利技术的数个优选实施例,并配合所附的附图,详细说明本专利技术的构成内容及所欲达成的功效。请参照图1,所绘示者为本专利技术第一优选实施例中,半导体存储装置的俯视示意图。该半导体存储装置例如是具备凹入式栅极(buriedgate)的动态随机处理存储器(dynamicrandomaccessmemory,DRAM)装置10,其包含有至少一晶体管元件(未绘示)以及至少一电容元件(未绘示),以作为DRAM阵列中的最小组成单元(memorycell)并接收来自于位线(bitline,BL)160及字符线(wordline,WL)110的电压信号。在本实施例中,动态随机存取存储器元件10的多个有源区101是相互平行地沿着一第一方向D1延伸。而形成在基底100内的字符线110则是相互平行地沿着第二方向D2延伸,并横跨第一方向D1上的有源区101。而位线160则是形成在基底100上,并相互平行地沿着一第三方向D3延伸,同时横跨有源区101与字符线110。其中,位线160的延伸方向(即第三方向D3)不同于有源区101与字符线110的延伸方向(即第一方向D1、第二方向D2),并且,优选是垂直于字符线110的延伸方向(即第二方向D2)而不垂直于有源区101的延伸方向(即第一方向D1)。此外,位线160是通过位线接触插塞160a来电连接至各该晶体管元件的一源极/漏极区(未绘示),而位线接触插塞160a是形成在位线160下方,并界于两字符线110之间,如图1所示。动态随机存取存储器元件10的形成方式例如是如图2至图6所示,其绘示为本专利技术第一优选实施例中,随机动态处理存储器元件的形成方法的步骤示意图,并且,图2至图6例如是沿切线A-A’的侧剖示意图。首先,提供一基底100,例如一硅基底(siliconsubstrate)、外延硅基底(epitaxialsiliconsubstrate)或硅覆绝缘(silicononinsulation,SOI)基底等,基底100内形成至少一浅沟槽隔离shallowtrenchisolation,STI)106,而进一步将基底100定义出多个有源区101(于第三方向D3上)。基底100内形成有多个栅极,例如是如图2所示的凹入式栅极114。在一实施例中,凹入式栅极114的制作工艺例如是先在基底100形成多个彼此平行的沟槽108(于第二方向D2上)。然后,在各沟槽108内依序形成覆盖沟槽108整体表面的一介电层112、填满沟槽108下半部的一凹入式栅极114以及填满沟槽108上半部的一绝缘层116。其中,绝缘层116的表面可切齐基底100顶表面,使得位于基底100内的凹入式栅极114即可作为字符线110。然后,在基底100上依序形成一绝缘层210、一半导体层230以及一保护层250。绝缘层210例如包含一氧化硅-氮化硅-氧化硅(oxide-本文档来自技高网
...

【技术保护点】
1.一种半导体存储装置的形成方法,其特征在于,包含:/n提供一基底;/n在该基底内形成沿着一第一方向延伸的多个栅极;/n在该基底上形成一半导体层,覆盖该些栅极;/n在该半导体层内形成一插塞,该插塞位于两相邻栅极之间;/n进行一沉积制作工艺,在该半导体层上形成一堆叠结构;以及/n图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。/n

【技术特征摘要】
1.一种半导体存储装置的形成方法,其特征在于,包含:
提供一基底;
在该基底内形成沿着一第一方向延伸的多个栅极;
在该基底上形成一半导体层,覆盖该些栅极;
在该半导体层内形成一插塞,该插塞位于两相邻栅极之间;
进行一沉积制作工艺,在该半导体层上形成一堆叠结构;以及
图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。


2.依据权利要求1所述的半导体存储装置的形成方法,其特征在于,该插塞的形成包含:
在该半导体层内形成一插塞孔;
在该半导体层上形成一导体层,填入该插塞孔;以及
进行一蚀刻制作工艺,移除位于该半导体层上的该导体层。


3.依据权利要求2所述的半导体存储装置的形成方法,其特征在于,在该蚀刻制作工艺后,该导体层上形成突出的一尖角。


4.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
在该蚀刻制作工艺进行后,进行一氧处理制作工艺;以及
进行一清洗制作工艺,移除该尖角。


5.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
在该蚀刻制作工艺进行后,进行一机械研磨制作工艺,移除该尖角。


6.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
形成该插塞孔之前,在该半导体层上形成...

【专利技术属性】
技术研发人员:陈意维王序扬邱钧杰邹世芳
申请(专利权)人:联华电子股份有限公司福建省晋华集成电路有限公司
类型:发明
国别省市:中国台湾;TW

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利