The invention discloses a method for forming a semiconductor storage device, which comprises the following steps. First, a substrate is provided, and a plurality of gates extending in one direction are formed in the substrate. Then, a half conductor layer is formed on the substrate, covering the gates, and a plug is formed in the semiconductor layer, so that the plug is located between two adjacent gates. Then, a deposition manufacturing process is carried out to form a stack structure on the semiconductor layer. Finally, the stacking structure is patterned to form a plurality of bit lines, so that the bit lines are always connected with the plug.
【技术实现步骤摘要】
一种半导体存储装置的形成方法
本专利技术涉及一种半导体存储装置的制作工艺,特别是涉及一种动态随机处理存储器装置的制作工艺。
技术介绍
随着各种电子产品朝小型化发展的趋势,动态随机存取存储器(dynamicrandomaccessmemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言,由于其可以在相同的半导体基底内获得更长的载流子通道长度,以减少电容结构的漏电情形产生,因此在目前主流发展趋势下,其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说,具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置,以接收来自于位线及字符线的电压信号。然而,受限于制作工艺技术之故,现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷,还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术提供了一种半导体存储装置的形成方法,其有利于形成顶面齐平的位线,使得该半导体存储装置可达到优选的元件效能。为达上述目的,本专利技术的一实施例提供一种半导体存储装置的形成方法,其包含以下步骤。首先,提供一基底,并且,在该基底内形成沿着一方向延伸的多个栅极。接着,在该基底上形成一半导体层,覆盖该些栅极,再在该半导体层内形成一插塞,使该插塞位于两相邻栅极之间。然后,进行一沉积制作工艺,以在该半导体层上形成一堆叠结构。最后,图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。整体来说,本专利技术的形成方法是选 ...
【技术保护点】
1.一种半导体存储装置的形成方法,其特征在于,包含:/n提供一基底;/n在该基底内形成沿着一第一方向延伸的多个栅极;/n在该基底上形成一半导体层,覆盖该些栅极;/n在该半导体层内形成一插塞,该插塞位于两相邻栅极之间;/n进行一沉积制作工艺,在该半导体层上形成一堆叠结构;以及/n图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。/n
【技术特征摘要】
1.一种半导体存储装置的形成方法,其特征在于,包含:
提供一基底;
在该基底内形成沿着一第一方向延伸的多个栅极;
在该基底上形成一半导体层,覆盖该些栅极;
在该半导体层内形成一插塞,该插塞位于两相邻栅极之间;
进行一沉积制作工艺,在该半导体层上形成一堆叠结构;以及
图案化该堆叠结构,形成多个位线,使得该些位线之一直接接触该插塞。
2.依据权利要求1所述的半导体存储装置的形成方法,其特征在于,该插塞的形成包含:
在该半导体层内形成一插塞孔;
在该半导体层上形成一导体层,填入该插塞孔;以及
进行一蚀刻制作工艺,移除位于该半导体层上的该导体层。
3.依据权利要求2所述的半导体存储装置的形成方法,其特征在于,在该蚀刻制作工艺后,该导体层上形成突出的一尖角。
4.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
在该蚀刻制作工艺进行后,进行一氧处理制作工艺;以及
进行一清洗制作工艺,移除该尖角。
5.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
在该蚀刻制作工艺进行后,进行一机械研磨制作工艺,移除该尖角。
6.依据权利要求3所述的半导体存储装置的形成方法,其特征在于,还包含:
形成该插塞孔之前,在该半导体层上形成...
【专利技术属性】
技术研发人员:陈意维,王序扬,邱钧杰,邹世芳,
申请(专利权)人:联华电子股份有限公司,福建省晋华集成电路有限公司,
类型:发明
国别省市:中国台湾;TW
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。