在半导体器件中形成跳跃通孔结构的方法和半导体器件技术

包含跳跃通孔结构的半导体器件以及形成跳跃通孔结构的方法包含在由至少一个其他互连层级分离的两个互连层级之间的互连件，即跳跃通孔，以连接Mx和Mx+2互连层级，其中介于中间的金属化层级(Mx+1)的部分位于跳跃通孔的路径中。

Method and semiconductor device of forming skip through hole structure in semiconductor device

A semiconductor device including a hopping through-hole structure and a method for forming the hopping through-hole structure include an interconnect between two interconnection levels separated by at least one other interconnection level, i.e., a hopping through-hole, to connect the MX and MX + 2 interconnection levels, wherein a portion of the metallization level (MX + 1) in the middle is located in the path of the hopping through-hole.

【技术实现步骤摘要】
在半导体器件中形成跳跃通孔结构的方法和半导体器件
本专利技术总体上涉及集成电路的互连结构，并且更具体地涉及在半导体器件中不相邻的多层级金属化层之间形成的跳跃通孔的制造方法以及得到的结构。
技术介绍
在制造半导体器件中，多个电连接件典型地形成到每一个器件，并且基板上可以有数百万个器件。用导电材料填充的开口典型地形成为将器件连接件连接到较高的器件层级，以最终连接到电封装接触件。随着器件尺寸的缩小，这些电通孔之间的节距也一直在缩小。通孔可以典型地穿过电介质层(例如层间电介质)形成到金属化层，并且形成到实际器件的部件。基板上的器件之间的电连接件以及从封装体接触件到器件的电连接件可以规划路径为穿过不同金属化的层，这可以当作配线(例如通道)。互连配线的多个层级典型地由穿过其形成通孔的介于之间的电介质层来分离。典型的集成电路封装体中，可以涉及七个或更多个金属化层级。电连接件的布局因此可以是非常复杂的。涉及对准掩模图案的多个图案化技术可以用于形成不同的层级。可以使用掩模化和蚀刻的多个循环。这典型地考虑到后段制程(BEOL)制造阶段。随着器件尺寸越来越小，形成单独部件和电接触件变得越来越困难。因此需要以下方法：保留传统场效应晶体管(FET)结构的积极的方面，同时克服了由于形成较小器件部件和互连件创造的缩放问题。
技术实现思路
本专利技术的实施例总体上针对半导体器件中形成跳跃通孔结构的半导体器件和方法。跳跃通孔结构形成在半导体器件中的非限制性示例方法包含：形成第一互连层级(Mx)，其包含在具有一个或多个半导体器件的基板上沉积第一电介质层；在第一电介质层中形成至少一个第一金属导体，其中至少一个金属导体和第一电介质具有共面表面；以及在共面表面上沉积第一覆盖层。通过在第一覆盖层上沉积第二电介质层来形成第二互连层级(Mx+1)。至少一个第二金属导体形成在第二电介质层中，其中第二金属导体包含其顶部表面上的第二覆盖层和共同包封第二金属导体的衬垫层。第三互连层级(Mx+2)形成在第二互连层级上，并且包含在第二互连层级上沉积第二电介质层。在所述第二和第三电介质层中形成到第一金属导体的通孔开口，其中通孔开口暴露第二覆盖层的部分、第二金属导体的侧壁、以及所述第一覆盖层的部分。在通孔开口的底部处移除第一覆盖层以暴露第一金属导体的表面，并且将间隔体层沉积在包含第二金属导体的侧壁的通孔开口的侧壁上。用金属导体填充通孔开口，其中在第二互连层级中的第二金属导体与从第三互连层级延伸到第一互连层级的第一金属导体的填充的通孔开口电隔离，并且其中第一和第二覆盖层具有不同的蚀刻选择性。根据本专利技术的一个或多个方面的半导体器件的非限制性示例包含第一互连层级(Mx)，该第一互连层级包含第一电介质层、第一金属导体和覆盖第一金属导体的第一覆盖层。第二互连层级(Mx+1)位于第一互连层级上，并且包含第二电介质层、第二金属导体、和覆盖第二金属导体的第二覆盖层，其中第二覆盖层相对于第一覆盖层具有不同的蚀刻选择性。第三互连层级(Mx+2)位于第二互连层级上，并且包括第三电介质层和第三金属导体。用金属填充的跳跃通孔开口从第三互连层级延伸到第一互连层级，其中在第二互连层级中的第二金属导体的包含其侧壁的部分位于跳跃通孔开口的路径中并且与填充的金属通孔开口电隔离。根据本专利技术的一个或多个方面的半导体器件的非限制性示例包含第一互连层级(Mx)，该第一互连层级包含第一电介质层、第一金属导体、以及覆盖第一金属导体的第一覆盖层和包封第一金属导体的第一衬垫层。第一互连层级上的第二互连层级(Mx+1)包含第二电介质层、第二金属导体、以及覆盖第二金属导体的第二覆盖层和包封第二金属导体的第二衬垫层，其中所述第二覆盖层相对于所述第一覆盖层具有不同的蚀刻选择性。第三互连层级(Mx+2)位于第二互连层级上，并且包含第三电介质层和第三金属导体。包含金属的跳跃通孔从第三互连层级延伸到第一互连层级，其中在形成跳跃通孔期间，在第二互连层级中的第二金属导体的包含第二覆盖层和其侧壁的部分位于所述跳跃通孔的路径中，其中该侧壁包含与覆盖层有效组合的自形成的阻挡层以与所述跳跃通孔电隔离。通过本专利技术的技术实现附加的特征和优点。本专利技术的其他实施例和方面在本文中被详细地描述，并且被认为是所主张的专利技术的一部分。为了更好地理解本专利技术的优点和特征，参考描述和附图。附图说明本说明书包括附图以提供对本专利技术的进一步理解，并且将该附图并入且构成该说明书的一部分。附图示出了本专利技术的实施例，和说明书一起用于解释本专利技术的原理。图1是根据本专利技术的一个或多个实施例，描绘包括在层级间电介质层中提供的两个下面的金属化层级的半导体器件的示意性横截面图；图2是根据本专利技术的一个或多个实施例的、在图1的半导体器件中形成到阻挡层的通孔开口的示意性横截面图，该阻挡层覆盖下面的金属化层级的不相邻的一个；图3是根据本专利技术的一个或多个实施例的、图2的半导体器件在可选地侧壁衬垫移除介于中间的金属化层之后的示意性横截面图；图4是根据本专利技术的一个或多个实施例的、图3的半导体器件在在通孔开口的底部处移除阻挡层之后的示意性横截面图；图5是根据本专利技术的一个或多个实施例的、图4的半导体器件在在通孔开口中形成侧壁间隔体之后的示意性横截面图；图6是根据本专利技术的一个或多个实施例的、图5的半导体器件在通孔开口金属化处理以形成跳跃通孔结构之后的示意性横截面图；图7是根据本专利技术的一个或多个实施例的、描绘了在包含到阻挡层的通孔开口的半导体器件的示意性横截面图，该阻挡层覆盖下面的金属化层级中不相邻的一个；图8是根据本专利技术的一个或多个实施例的、图7的半导体器件在介于中间的金属化层形成侧壁绝缘体之后的示意性横截面图；图9是根据本专利技术的一个或多个实施例的、图8的底部电极结构在在通孔开口的底部处移除阻挡层之后的示意性横截面图；图10是根据本专利技术的一个或多个实施例的、图9的半导体器件在通孔开口金属化处理以形成跳跃通孔结构之后的示意性横截面图；以及图11是根据本专利技术的一个或多个实施例的跳跃通孔结构的示意性横截面图。将理解的是，为了图示简化和清楚起见，图中所示的元件不必按比例描绘。例如，出于清楚的目的，一些元件的尺寸可以相对于其他元件放大。具体实施方式本专利技术总体上针对半导体中不相邻的多层级金属化层之间形成的跳跃通孔的制造方法和所得到的结构。跳跃通孔在由至少一个其他金属化层级分离的两个金属化层级之间提供互连件，即跳跃通孔连接Mx和Mx+2互连层级，其中其他金属化层级(Mx+1)的部分是跳跃通孔的路径。例如，跳跃通孔可以将第一金属化层M1连接到第三金属化层M3。如将在本文中更详细地描述，介于中间的金属互连件与跳跃通孔电学隔离开。现在将在此描述根据本专利技术的方面的包含跳跃通孔结构的集成电路的详细的实施例以及制造包含跳跃通孔结构的集成电路的方法。然而，可以理解的是，本文中所述的本专利技术的实施例对于可以各种形式实现的结构仅是说明性的。此外，关于本专利技术的各种实施例所给定的示例的每一个本文档来自技高网...

【技术保护点】
1.一种在半导体器件中形成跳跃通孔结构的方法，所述方法包括：/n形成第一互连层级(Mx)，其包括在包含一个或多个半导体器件的基板上沉积第一电介质层，在所述第一电介质层中形成至少一个第一金属导体，其中所述至少一个金属导体和所述第一电介质具有共面表面，以及在所述共面表面上沉积第一覆盖层；/n形成第二互连层级(Mx+1)，其包括在所述第一覆盖层上沉积第二电介质层，在所述第二电介质层中形成至少一个第二金属导体，其中所述第二金属导体包括其顶部表面上的第二覆盖层以及共同地包封所述第二金属导体的衬垫层；/n形成第三互连层级(Mx+2)，其包括在所述第二互连层级上沉积第三电介质层；/n在所述第二电介质层和第三电介质层中形成到所述第一金属导体的通孔开口，其中所述通孔开口暴露所述第二覆盖层的部分、所述第二金属导体的侧壁以及所述第一覆盖层的部分；/n在所述通孔开口的底部处移除所述第一覆盖层，以暴露所述第一金属导体的表面；/n在包含所述第二金属导体的侧壁的所述通孔开口的侧壁上沉积间隔体层；以及/n用金属导体填充所述通孔开口，其中在所述第二互连层级中的所述第二金属导体与从所述第三互连层级延伸到所述第一互连层级的所述第一金属导体的填充的通孔开口电隔离，并且其中所述第一覆盖层和第二覆盖层具有不同的蚀刻选择性。/n...

【技术特征摘要】
20180508 US 15/973,6301.一种在半导体器件中形成跳跃通孔结构的方法，所述方法包括：
形成第一互连层级(Mx)，其包括在包含一个或多个半导体器件的基板上沉积第一电介质层，在所述第一电介质层中形成至少一个第一金属导体，其中所述至少一个金属导体和所述第一电介质具有共面表面，以及在所述共面表面上沉积第一覆盖层；
形成第二互连层级(Mx+1)，其包括在所述第一覆盖层上沉积第二电介质层，在所述第二电介质层中形成至少一个第二金属导体，其中所述第二金属导体包括其顶部表面上的第二覆盖层以及共同地包封所述第二金属导体的衬垫层；
形成第三互连层级(Mx+2)，其包括在所述第二互连层级上沉积第三电介质层；
在所述第二电介质层和第三电介质层中形成到所述第一金属导体的通孔开口，其中所述通孔开口暴露所述第二覆盖层的部分、所述第二金属导体的侧壁以及所述第一覆盖层的部分；
在所述通孔开口的底部处移除所述第一覆盖层，以暴露所述第一金属导体的表面；
在包含所述第二金属导体的侧壁的所述通孔开口的侧壁上沉积间隔体层；以及
用金属导体填充所述通孔开口，其中在所述第二互连层级中的所述第二金属导体与从所述第三互连层级延伸到所述第一互连层级的所述第一金属导体的填充的通孔开口电隔离，并且其中所述第一覆盖层和第二覆盖层具有不同的蚀刻选择性。


2.根据权利要求1所述的方法，其中形成所述通孔开口包括在所述通孔开口的底部处选择性蚀刻所述第一覆盖层，而不移除所述第二覆盖层。


3.根据权利要求1所述的方法，其中用所述金属导体填充所述通孔开口包括在用所述金属导体填充所述通孔开口之前，在限定所述通孔开口的所述侧壁上沉积阻挡层。


4.根据权利要求1所述的方法，其中形成所述通孔开口还包括在所述第三电介质层中形成一个或多个开口以及在填充所述通孔开口时用所述金属填充所述一个或多个开口。


5.根据权利要求1所述的方法，其中所述一个或多个开口包括沟槽、通孔、或其组合。


6.根据权利要求1所述的方法，其中所述一个或多个开口在所述第三互连层级中限定第三金属导体。


7.根据权利要求1所述的方法，还包括在所述第二金属导体的侧壁上自形成绝缘体，其中自形成所述绝缘体包括在所述第二金属导体中的合金元素至少与所述间隔体层中的氧反应，以在所述第二金属导体的侧壁上形成所述合金元素的氧化物。


8.一种半导体器件，包括：
第一互连层级(Mx)，其包括第一电介质层、第一金属导体和覆盖所述第一金属导体的第一覆盖层；
所述第一互连层级上的第二互连层级(Mx+1)，其包括第二电介质层、第二金属导体和覆盖所述第二金属导体的第二覆盖层，其中所述第二覆盖层相对于所述第一覆盖层具有不同的蚀刻选择性；
所述第二互连层级上的第三互连层级(Mx+2)，其包括第三电介质层和第三金属导体；以及
用金属填充的跳跃通孔开口，其从所述第三互连层级延伸到所述第一互连层级，其中在第二互连层级中的所述第二金...

【专利技术属性】
技术研发人员：CC杨，LA克莱文杰，BA安德森，NA兰齐洛，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US