半导体元件的封装方法及其对位模具技术

本发明专利技术为一种半导体元件的封装方法及其对位模具，主要在一基板的表面设置复数个半导体元件，并在一模具的复数个成型腔内涂布一离型剂或一不沾粘层，其中基板的面积大于模具的面积。封装胶设置于模具的成型腔内，并将基板上的半导体元件对准模具的成型腔，使得封装胶包覆基板上的半导体元件。待封装胶硬化成型后，将模具与封装胶分离，以完成半导体元件的封装。通过离型剂或不沾粘层的使用，可有效控制封装胶成型的大小及形状，而使用作用面积较大的基板，则可控制多余封装胶的溢胶流向，避免封装胶溢流到基板的非封装面。

Packaging method and alignment die of semiconductor components

The invention relates to a packaging method for semiconductor elements and a pair of positioning moulds. A plurality of semiconductor elements are arranged on the surface of a substrate, and a separating agent or a sticky layer is coated in a plurality of molding cavity of a mold, wherein the area of the substrate is larger than the area of the mold. The package adhesive is arranged in the molding cavity of the mold, and the semiconductor elements on the substrate are aligned with the molding cavity of the mold, so that the package adhesive covers the semiconductor elements on the substrate. After the packaging adhesive is hardened and formed, the mold and the packaging adhesive are separated to complete the packaging of semiconductor components. Through the use of release agent or non stick layer, the size and shape of the packaging adhesive can be effectively controlled, while for the substrate with a large area of action, the overflow flow direction of the redundant packaging adhesive can be controlled to avoid the overflow of the packaging adhesive to the non packaging surface of the substrate.

【技术实现步骤摘要】
半导体元件的封装方法及其对位模具
本专利技术为一种半导体元件的封装方法及其对位模具，可有效控制封装胶成型的大小及形状，并有利于提高封装品质的封装构造。
技术介绍
发光二极体(LED；Light-EmittingDiode)由于具备有寿命长、体积小、耗电量少、反应速度快、无辐射及单色性发光的特性及优点，因此被广泛应用于指示灯、广告看板、交通号志灯、汽车车灯、显示器面板、通讯器具、消费电子等各项产品中。在半导体元件及发光二极体的制程当中，封装是属于比较下游的制程步骤。但只有经过封装后，半导体元件或发光二极体才能实际应用。以发光二极体为例，包覆发光二极体晶粒的封装胶不仅可用以保护发光二极体晶粒，更具有提高发光效率的作用。在封装胶中掺杂不同的萤光粉或量子点(QuantumDots)后，将使得发光二极体晶粒发出的光源可经由封装层的萤光粉或量子点后而产生不同颜色或不同波长的投射光源。然而若是封装胶的形状不如预期，或者是封装胶与发光二极体晶粒之间的对位不精准，往往会导致发光二极体晶粒产出的光源，无法如预期经由封装胶导出，或者是导出的光型或角度与预设值不同，进而影响发光二极体装置的发光效率及实用性。因此发光二极体对封装要求较高，通常必须使用具有高精度的固晶机及封装前的对位设备，如此一来将会增加发光二极体的设置成本。
技术实现思路
本专利技术的目的在于提供一种半导体元件的封装方法，主要在模具的表面上涂布或喷洒一厚度较薄的离型剂或在模具加设有一不沾粘层，使得封装胶硬化后不会沾粘在模具上，不仅有利于模具与成型的封装胶分离，也可增加硬化成型的封装体体积，而有利于通过封装体将包覆的发光二极体晶粒所产生的光源导出。本专利技术的另一目的在于提供一种发光二极体的对位模具，通过模具上的第一对位单元、基板上的第二对位单元及夹爪装置的对三对位单元，可快速完成模具的成型腔与基板上的半导体元件的对准及定位，以提高生产及封装的效率。本专利技术的又一目的在于提供一种发光二极体的对位模具，基板的作用面积将大于模具的作用面积，且基板设于模具的垂直上表面，可控制封装胶的溢胶流向，避免封装胶溢流到基板的非封装面，并通过基板下压力量的控制，以提高半导体元件的封装品质。为了实现上述目的，本专利技术提出一种半导体元件的封装方法，包括：在一或复数基板的一表面上设置复数个半导体元件；准备一或复数模具，模具包括复数个成型腔；在模具的成型腔内涂布一离型剂或在模具表面加设一不沾粘层；在模具的成型腔内填入一封装胶；将基板上的半导体元件对准模具的成型腔；将基板贴合模具，以使得封装胶包覆设置于基板上的半导体元件；及待封装胶硬化成型为一封装体后，将模具与封装体分离。本专利技术提出一种半导体元件的对位模具，包括：一或复数个模具，包括复数个成型腔及复数个第一对位单元；一或复数个夹爪装置，包括复数个第三对位单元，其中第三对位单元与第一对位单元相互对应，且夹爪装置用以吸附或夹住固定一或复数个基板，基板的一表面上设置复数个半导体元件，而基板的作用面积将大于模具的作用面积，夹爪装置可作动而将基板与模具贴合，以致使半导体元件被置放于相对应的成型腔内。在本专利技术一实施例中，其中模具位于基板的下方，且基板的作用面积将大于模具的作用面积。在本专利技术一实施例中，包括以下步骤：模具设有复数个第一对位单元，而基板相对应于第一对位单元位置设有复数个第二对位单元，基板的第二对位单元将对准模具的第一对位单元而相互插合。在本专利技术一实施例中，包括以下步骤：设置有半导体元件的基板被吸附或被夹持固定在一夹爪装置上，并随着夹爪装置而移动，其中模具具有复数个第一对位单元，基板具有复数个第二对位单元，而夹爪装置则具有复数个第三对位单元，第一对位单元、第二对位单元及第三对位单元将可相互插合。在本专利技术一实施例中，其中第一对位单元为一对位柱，第二对位单元为一对位穿孔，而第三对位单元则为一对位凹洞或一对位穿孔。在本专利技术一实施例中，其中夹爪装置、模具设在一生产机台的一腔室内，生产机台设有至少一腔室，而腔室内设有至少一夹爪装置及至少一模具。在本专利技术一实施例中，其中模具的成型腔表面涂布有一离型剂或加设有一不沾粘层。在本专利技术一实施例中，其中腔室内设有一可连接夹爪装置的升降件。在本专利技术一实施例中，其中腔室内设有一胶体供应件，可移动至模具上表面，并提供一封装胶或一离型剂至模具上。在本专利技术一实施例中，尚包括有一盛胶盘，盛载该模具。本专利技术的有益效果在于：本专利技术提供一种半导体元件的封装方法及其对位模具，通过通过离型剂或不沾粘层的使用，可有效控制封装胶成型的大小及形状，而使用作用面积较大的基板，则可控制多余封装胶的溢胶流向，避免封装胶溢流到基板的非封装面。附图说明图1为本专利技术半导体元件的封装方法一实施例的侧视图。图2为本专利技术半导体元件的封装方法一实施例的侧视图。图3为本专利技术半导体元件的封装方法一实施例的侧视图。图4为本专利技术半导体元件的封装方法一实施例的侧视图。图5为本专利技术半导体元件的对位模具一实施例的侧视图。图6为本专利技术半导体元件的对位模具一实施例的侧视图。图7为本专利技术半导体元件的对位模具又一实施例的侧视图。图8为本专利技术半导体元件的对位模具又一实施例的立体示意图。主要组件符号说明：11：基板；113：第二对位单元；119：第二对位单元；13：半导体元件；131：发光二极体晶粒；15：模具；151：成型腔；153：离型剂；155：第一对位单元；159：模具墙；17：封装胶；171：封装体；173：保护层；23：夹爪装置；231：第三对位单元；25：模具；251：成型腔；253：不沾粘层；255：第一对位单元；30：生产机台；31：腔室；33：升降件；35：胶体供应件；39：盛胶盘；A1：作用面积；A2：作用面积。具体实施方式请参阅图1至图4，分别为本专利技术半导体元件的封装方法一实施例在各步骤中的侧视图。如图所示，首先在一基板11的一表面上设置复数个半导体元件13，并准备一模具15，模具15具有复数个成型腔151，如图1所示。基板11可为硅(Si)基板、氧化铝(A2O3)基板、氮化铝(AlN)基板、蓝宝石基板、碳化硅(SiC)基板、砷化镓(GaAs)基板、玻璃基板(Glass)、电路板(PCB)或陶瓷基板。具体来说，设置在基板11表面上的半导体元件13可以任意形式排列，例如以矩阵方式设置在基板11的一表面。半导体元件13可以是发光二极体晶粒、半导体晶片等，以发光二极体晶粒131为例，通常包括P型材料及N型材料的层迭，并在P型材料及N型材料之间形成PN介面。在本专利技术一实施例中，可在基板11上形成N型材料，而后在N型材料上形成P型材料，最后再通过曝光、显影及蚀刻等半导体制程，完成N型材料及P型材料的设置，藉此在基板上形成复数个发光二极体晶粒131。上述发光二极体晶粒131的制作方法是本专利
常见的技术，在此不再多做说明。此外对本专利
的技术人员本文档来自技高网...

【技术保护点】
1.一种半导体元件的封装方法，其特征在于，包括：/n在一基板的一表面上设置复数个半导体元件；/n准备一模具，该模具包括复数个成型腔；/n在该模具的成型腔内涂布一离型剂或固设有一不沾粘层；/n在该模具的成型腔内填入一封装胶；/n将该基板上的半导体元件对准该模具的成型腔；/n将该基板贴合该模具，以使得该封装胶包覆设置于该基板上的该半导体元件；及/n待该封装胶硬化成型为一封装体后，将该模具与该封装体分离。/n

【技术特征摘要】
1.一种半导体元件的封装方法，其特征在于，包括：
在一基板的一表面上设置复数个半导体元件；
准备一模具，该模具包括复数个成型腔；
在该模具的成型腔内涂布一离型剂或固设有一不沾粘层；
在该模具的成型腔内填入一封装胶；
将该基板上的半导体元件对准该模具的成型腔；
将该基板贴合该模具，以使得该封装胶包覆设置于该基板上的该半导体元件；及
待该封装胶硬化成型为一封装体后，将该模具与该封装体分离。


2.根据权利要求1所述的封装方法，其特征在于，其中该模具位于该基板的下方，且基板的作用面积大于该模具的作用面积。


3.根据权利要求2所述的封装方法，其特征在于，包括以下步骤：该模具具有复数个第一对位单元，而该基板具有相对应的第二对位单元，将基板的第二对位单元对准并插合于模具的第一对位单元。


4.根据权利要求3所述的封装方法，其特征在于，包括以下步骤：一夹爪装置吸附或夹持该基板，并随着该夹爪装置而移动该基板，夹爪装置具有复数个第三对位单元，该模具的第一对位单元对准并插合于该基板的第二对位单元及该夹爪装置的第三对位单元。


5.根据权利要求4所述的封装方法，其特征在于，其中该夹爪装置、该模具设在一生产机台的一腔室内，该生产机台设有至少一腔室，而该腔室设有至少一夹爪装置及至少一模具。

【专利技术属性】
技术研发人员：林鑫利，王昇龙，詹富豪，
申请(专利权)人：昱鑫制造股份有限公司，
类型：发明
国别省市：中国台湾;TW