分栅快闪存储器及其形成方法技术

本发明专利技术提供一种分栅快闪存储器及其形成方法，在沉积多晶硅村料层并对所述多晶硅材料层执行化学机械研磨工艺形成字线后，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留在栅极结构上的所述多晶硅材料层，之后，再去除所述图形化的底部抗反射层以暴露出字线。其中，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大的化学机械研磨工艺窗口，之后再通过形成图形化的底部抗反射层去除栅极结构上的多晶硅材料残留，进而解决了在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续掩膜层的去除。

Split gate flash memory and its forming method

The invention provides a grid dividing flash memory and a forming method thereof. After depositing a polysilicon village material layer and performing a chemical mechanical grinding process on the polysilicon material layer to form a word line, a patterned bottom anti reflection layer is formed, and the patterned bottom anti reflection layer is used as a mask to etch and remove the polysilicon material layer remaining on the grid structure, and then the patterned bottom anti reflection layer is removed Graphical bottom antireflection layer to expose word lines. When the chemical mechanical lapping process is carried out on the polysilicon material layer, part of the polysilicon material layer is allowed to remain on the upper surface of the grid structure. Therefore, a sufficiently large chemical mechanical lapping process window can be ensured, and then the polysilicon material residue on the grid structure can be removed by forming a graphical bottom anti reflection layer, so as to increase the grid flash In the process of chemical mechanical grinding, polysilicon residue is easy to appear, which blocks the removal of the mask layer.

【技术实现步骤摘要】
分栅快闪存储器及其形成方法
本专利技术涉及半导体
，特别涉及一种分栅快闪存储器及其形成方法。
技术介绍
化学机械研磨(CMP，chemicalmechanicalpolishing，也称为化学机械抛光)目前被广汽用于半导体制造过程中的表面平坦化工艺处理。化学机械研磨的过程是把晶圆放在旋转的研磨垫上，再加一定的压力，用化学研磨液来研磨晶圆以使晶圆平坦化。在化学机械研磨设备对硅片进行研磨的过程中，研磨剂(抛光液)通过管路流在研磨垫上，在研磨过程中起到润滑作用，并且研磨剂也可与所研磨的硅片起适当的化学反应，提高研磨去除速度。一般的，分栅快闪存储器的栅极结构包括从下自上依次分布的浮栅多晶硅层、栅间介质层、控制栅多晶硅层和掩膜层层，以及位于浮栅氮化硅层侧壁的第一侧墙以及位于第一侧墙、控制栅多晶硅层和栅间介质层侧壁的第二侧墙。在形成分栅快闪存储器的栅极结构之后，需要在栅极结构之间以及栅极结构的上表面沉积多晶硅材料层，之后再对多晶硅材料层执行化学机械研磨工艺，以形成存储单元的字线。如果化学机械研磨工艺的工艺窗口较小，字线化学机械研磨工艺会导致出现第一侧墙被刻蚀的问题。因此，通常采用增大化学机械研磨工艺的字线工艺窗口的方法来避免出现第一侧墙被刻蚀的问题。但是，如果化学机械研磨工艺的字线工艺窗口较大(例如，字线工艺窗口大于270nm)，会出现多晶硅残留阻挡后续掩膜层的去除。
技术实现思路
本专利技术的目的在于提供一种分栅快闪存储器及其形成方法，以解决在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续去除对浮栅氮化硅层进行处理的问题。为解决上述技术问题，本专利技术提供一种分栅快闪存储器的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；去除所述图形化的底部抗反射层。可选的，在所述的分栅快闪存储器的形成方法中，所述化学机械研磨工艺的工艺窗口不小于270nm。可选的，在所述的分栅快闪存储器的形成方法中，形成所述图形化的底部抗反射层的方法包括：在所述栅极结构上和所述字线上沉积底部抗反射层；刻蚀所述底部抗反射层，以暴露出所述栅极结构的上表面，并保留部分位于所述字线上的所述底部抗反射层，从而形成所述图形化的底部抗反射层。可选的，在所述的分栅快闪存储器的形成方法中，采用干法刻蚀刻蚀所述底部抗反射层。可选的，在所述的分栅快闪存储器的形成方法中，所述干法刻蚀所采用的气体为CF4和O2。可选的，在所述的分栅快闪存储器的形成方法中，采用干法刻蚀去除所述栅极结构上的所述多晶硅材料层。可选的，在所述的分栅快闪存储器的形成方法中，所述干法刻蚀所采用的气体为HBr、He和O2。可选的，在所述的分栅快闪存储器的形成方法中，灰化处理去除所述图形化的底部抗反射层，所述灰化处理所采用的气体为N2和O2。可选的，在所述的分栅快闪存储器的形成方法中，形成多个分立的栅极结构的方法包括：在所述半导体衬底上依次形成浮栅多晶硅层、栅间介质层、控制栅多晶硅层和掩膜层；刻蚀所述掩膜层以形成第一开口，所述第一开口暴露出所述控制栅多晶硅层的表面；在所述第一开口的侧壁形成第一侧墙；以所述氧化硅侧墙为掩膜，刻蚀所述控制栅多晶硅层和所述栅间介质层以形成第二开口；在所述第二开口的侧壁形成第二侧墙；以所述第二侧墙为掩膜，刻蚀所述浮栅多晶硅层，以形成第三开口；在所述第三开口的侧壁及底壁上形成介电层。本专利技术还提供一种分栅快闪存储器，所述分栅快闪存储器采用如上所述的分栅快闪存储器的形成方法形成。在本专利技术提供的分栅快闪存储器及其形成方法中，在沉积多晶硅村料层并对所述多晶硅材料层执行化学机械研磨工艺形成字线后，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留在栅极结构上的所述多晶硅材料层，之后，再去除所述图形化的底部抗反射层以暴露出字线。其中，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大的化学机械研磨工艺窗口，之后再通过形成图形化的底部抗反射层去除栅极结构上的多晶硅材料残留，进而解决了在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续掩膜层的去除。附图说明图1所示为本专利技术实施例提供的分栅快闪存器的形成方法的流程图；图2～8所示为本专利技术实施例提供的分栅快闪存器的形成方法各步骤所对应的器件结构示意图；其中，各附图标记说明如下：10-半导体衬底；11-浮栅多晶硅层；12-栅间介质层；13-控制栅多晶硅层；14-掩膜层；15-第一侧墙；16-第二侧墙；17-介电层；18-遂穿氧化物层；19-多晶硅材料层；20-字线；21-底部抗反射层；22-图形化的底部抗反射层。具体实施方式如
技术介绍
所述，在执行化学机械研磨工艺来形成字线时，若字线工艺窗口较大，则容易出现多晶硅残留在栅极结构上而阻挡后续掩膜层的去除。因此，本专利技术旨在提供一种分栅快闪存储器及其制作方法，以解决在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅材料残留，而阻挡后续对浮栅氮化硅进行处理的问题。以下结合附图和具体实施例对本专利技术提出的分栅快闪存储器及其形成方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。首先，如图1所示，本专利技术实施例提供一种分栅快闪存储器的形成方法，包括以下步骤：S11，提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；S12，沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；S13，对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；S14，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；S15，去除所述图形化的底部抗反射层。在本专利技术实施例提供的所述分栅快闪存储器的形成方法中，，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大本文档来自技高网...

【技术保护点】
1.一种分栅快闪存储器的形成方法，其特征在于，包括：/n提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；/n沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；/n对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；/n形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；/n去除所述图形化的底部抗反射层。/n

【技术特征摘要】
1.一种分栅快闪存储器的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；
沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；
对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；
形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；
去除所述图形化的底部抗反射层。


2.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述化学机械研磨工艺的工艺窗口不小于270nm。


3.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，形成所述图形化的底部抗反射层的方法包括：
在所述栅极结构上和所述字线上沉积底部抗反射层；
刻蚀所述底部抗反射层，以暴露出所述栅极结构的上表面，并保留部分位于所述字线上的所述底部抗反射层，从而形成所述图形化的底部抗反射层。


4.如权利要求3所述的分栅快闪存储器的形成方法，其特征在于，采用干法刻蚀刻蚀所述底部抗反射层。


5.如权利要求4所述的分栅快闪存储器的形成方法，其特征在...

【专利技术属性】
技术研发人员：陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31