一种薄膜晶体管及其制造方法技术

本发明专利技术提供一种薄膜晶体管及其制造方法，薄膜晶体管包括缓冲层、位于缓冲层上的半导体层、由半导体层材料经过导体化形成的第一导体电极和第二导体电极、覆盖在半导体层上的栅极绝缘层、位于栅极绝缘层上的栅极、源极、漏极和源漏连接电极，所述源极在像素区域内与第一导体电极接触，所述漏极在像素区域内与第二导体电极接触，所述源漏连接电极在端子区域与栅极接触。本发明专利技术通过半导体层和栅极绝缘层连续成膜，改善半导体层和栅极绝缘层之间的界面，可以避免栅极绝缘层在刻蚀的过程中造成源漏极金属产生断线；本发明专利技术半导体层作为保护层，可以避免缓冲层过刻。

A thin film transistor and its manufacturing method

The invention provides a thin film transistor and a manufacturing method thereof. The thin film transistor comprises a buffer layer, a semiconductor layer on the buffer layer, a first conductor electrode and a second conductor electrode formed by conducting the semiconductor layer material, a gate insulating layer covered on the semiconductor layer, a gate, a source, a drain and a source drain connecting electrode on the gate insulating layer. The source electrode is located on the The first conductor electrode is contacted in the pixel area, the drain electrode is contacted with the second conductor electrode in the pixel area, and the source drain connection electrode is contacted with the gate in the terminal area. The invention improves the interface between the semiconductor layer and the gate insulating layer by continuous film formation of the semiconductor layer and the gate insulating layer, so as to avoid the disconnection of the source and drain metal caused by the gate insulating layer in the process of etching; the semiconductor layer of the invention, as a protective layer, can avoid the over etching of the buffer layer.

【技术实现步骤摘要】
一种薄膜晶体管及其制造方法
本专利技术涉及半导体的
，尤其涉及一种薄膜晶体管及其制造方法。
技术介绍
现有顶栅的薄膜晶体管可以有效降低栅极和源极之间的电容Cgs以及栅极和漏极之间的电容Cgd，其制造方法如图1所示，第一步，首先在玻璃基板10上沉积一层缓冲层20，然后在缓冲层20上沉积半导体层材料并图形化形成半导体层30；第二步，在形成第一步图形的基础上连续沉积栅极绝缘膜(GI)40和栅极金属层，栅极金属层图形化形成栅极50；第三步，对栅极绝缘膜40进行整面刻蚀仅保留位于栅极50下方的栅极绝缘膜；第四步，对未被栅极进行层覆盖的半导体层30进行导体化处理形成导体电极；第五步，沉积层间绝缘膜60并形成各种接触孔；第六步，沉积金属层并图形化形成与导体电极连接的源漏极70。如图2和图3所示，栅极绝缘膜40在整面刻蚀过程中，半导体层30的边缘出现蚀沟100，源漏极70图形化后易产生断线。
技术实现思路
本专利技术的目的在提供一种避免栅极绝缘层在刻蚀的过程中造成源漏极金属产生断线的薄膜晶体管及其制造方法。本专利技术提供一种薄膜晶体管的制造方法，包括如下步骤：S1：连续沉积缓冲层、半导体材料层、第一绝缘材料层和第一金属层；S2：对第一金属层和第一绝缘材料层进行图形化处理形成栅极和位于栅极下方的栅极绝缘层；S3：对半导体材料层进行刻蚀形成位于栅极绝缘层下方的半导体层，其中在像素区域内的半导体层的长度大于栅极绝缘层的长度，端子区域内的半导体层的长度等于栅极绝缘层的长度；<br>S4：对暴露于栅极绝缘层外的半导体层进行导体化处理使得栅极绝缘层两侧的半导体层分别形成第一导体电极和第二导体电极；S5：沉积第二绝缘材料层并对第二绝缘材料层进行刻孔形成层间绝缘层、位于第一导体电极上的第一接触孔、位于第二导体电极上的第二接触孔以及位于端子区域的栅极上的第三接触孔；S6：沉积第二金属层并对第二金属层进行图形化形成位于第一接触孔内的源极、位于第二接触孔内的漏极以及位于第三接触孔内的源漏连接电极。进一步地，步骤S2的栅极和栅极绝缘层同时形成。进一步地，步骤S2的具体步骤为：先对第一金属层进行图形化并形成位于第一绝缘材料层上的栅极，然后对第一绝缘材料层进行整面刻蚀并形成位于栅极下方的栅极绝缘层。进一步地，所述半导体材料为金属氧化物半导体材料。进一步地，第一金属层和第二金属层的材料包括但不限于Mo单层、Ti和Cu叠层、Mo/Al/Mo叠层和MoNb/Cu叠层。进一步地，步骤S4的对暴露于栅极绝缘层外的半导体层进行导体化处理的方法包括：等离子体处理、离子注入和高温烘烤。进一步地，第一绝缘层材料和第二绝缘层材料包括但不限于SiO2、SiOx、Al2O3和SiNx。本专利技术还提供一种薄膜晶体管，其包括缓冲层、位于缓冲层上的半导体层、由半导体层材料经过导体化形成的第一导体电极和第二导体电极、覆盖在半导体层上的栅极绝缘层、位于栅极绝缘层上的栅极、源极、漏极和源漏连接电极，所述源极在像素区域内与第一导体电极接触，所述漏极在像素区域内与第二导体电极接触，所述源漏连接电极在端子区域与栅极接触。进一步地，还包括位于栅极上的层间绝缘层，所述源极、漏极和源漏连接电极位于层间绝缘层上。进一步地，所述层间绝缘层设有位于第一导体电极上的第一接触孔、位于第二导体电极上的第二接触孔以及位于端子区域的栅极上的第三接触孔，所述源极通过第一接触孔与第一导体电极连接，漏极通过第二接触孔与第二导体电极连接，源漏连接电极通过第三接触孔与栅极连接。本专利技术通过半导体层和栅极绝缘层连续成膜，改善半导体层和栅极绝缘层之间的界面，可以避免栅极绝缘层在刻蚀的过程中造成源漏极金属产生断线；本专利技术半导体层作为保护层，可以避免缓冲层过刻。附图说明图1为现有顶栅的薄膜晶体管的制造过程的示意图；图2为现有顶栅的薄膜晶体管的栅极绝缘膜在整面刻蚀过程中出现蚀沟的示意图；图3为图2所示的部分剖视图；图4为本专利技术薄膜晶体管的制造过程之一的示意图；图5为本专利技术薄膜晶体管的制造过程之二的示意图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。为使图面简洁，各图中只示意性地表示出了与本专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。如图4所示，一种薄膜晶体管的制造方法，包括如下步骤：S1：在基板10上连续沉积缓冲层20、半导体材料层30、第一绝缘材料层40和第一金属层50；S2：同时对第一金属层50和第一绝缘材料层40进行图形化处理形成扫描线(图未示)、与扫描线连接的栅极51和栅极51下方的栅极绝缘层41、或者先对第一金属层50进行图形化并形成位于第一绝缘材料层40上的栅极51、然后对第一绝缘材料层40进行整面刻蚀并形成位于栅极51下方的栅极绝缘层41，在第一绝缘材料层40的刻蚀过程中，半导体材料层30作为刻蚀阻挡层保证缓冲层20不被刻蚀；S3：对半导体材料层30进行刻蚀形成位于栅极绝缘层41下方的半导体层31，其中在像素区域内的半导体层31的长度大于栅极绝缘层41的长度，端子区域内的半导体层31的长度等于栅极绝缘层41的长度；S4：对暴露于栅极绝缘层41外的半导体层31进行导体化处理使得栅极绝缘层41两侧的半导体层31分别形成第一导体电极61和第二导体电极62，在对暴露于栅极绝缘层41外的半导体层31进行导体化的处理过程中，刻蚀液对栅极51无腐蚀作用；S5：如图5所示，沉积第二绝缘材料层并对第二绝缘材料层进行刻孔形成层间绝缘层70、位于第一导体电极61上的第一接触孔71、位于第二导体电极62上的第二接触孔72以及位于端子区域的栅极51上的第三接触孔73；S6：沉积第二金属层并对第二金属层进行图形化形成位于第一接触孔71内的源极81、位于第二接触孔72内的漏极82、位于第三接触孔73内的源漏连接电极83以及与源极81连接的数据线(图未示)。其中，半导体材料为金属氧化物半导体材料，包括但不限于IGZO、IGZTO、IZO等；第一金属层和第二金属层的材料包括但不限于Mo单层、Ti和Cu叠层、Mo/Al/Mo叠层和MoNb/Cu叠层等。步骤S4的对暴露于栅极绝缘层41外的半导体层31进行导体化处理的方法包括：等离子体处理、离子注入、高温烘烤等。第一绝缘层材料和第二绝缘层材料包括但不限于SiO2、SiOx、Al2O3、SiNx等或者根据器件特性要求优选的多层绝缘材料叠加。如图5所示，本专利技术还揭示一种薄膜晶体管，其本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管的制造方法，其特征在于，包括如下步骤：/nS1：连续沉积缓冲层、半导体材料层、第一绝缘材料层和第一金属层；/nS2：对第一金属层和第一绝缘材料层进行图形化处理形成栅极和位于栅极下方的栅极绝缘层；/nS3：对半导体材料层进行刻蚀形成位于栅极绝缘层下方的半导体层，其中在像素区域内的半导体层的长度大于栅极绝缘层的长度，端子区域内的半导体层的长度等于栅极绝缘层的长度；/nS4：对暴露于栅极绝缘层外的半导体层进行导体化处理使得栅极绝缘层两侧的半导体层分别形成第一导体电极和第二导体电极；/nS5：沉积第二绝缘材料层并对第二绝缘材料层进行刻孔形成层间绝缘层、位于第一导体电极上的第一接触孔、位于第二导体电极上的第二接触孔以及位于端子区域的栅极上的第三接触孔；/nS6：沉积第二金属层并对第二金属层进行图形化形成位于第一接触孔内的源极、位于第二接触孔内的漏极以及位于第三接触孔内的源漏连接电极。/n

【技术特征摘要】
1.一种薄膜晶体管的制造方法，其特征在于，包括如下步骤：
S1：连续沉积缓冲层、半导体材料层、第一绝缘材料层和第一金属层；
S2：对第一金属层和第一绝缘材料层进行图形化处理形成栅极和位于栅极下方的栅极绝缘层；
S3：对半导体材料层进行刻蚀形成位于栅极绝缘层下方的半导体层，其中在像素区域内的半导体层的长度大于栅极绝缘层的长度，端子区域内的半导体层的长度等于栅极绝缘层的长度；
S4：对暴露于栅极绝缘层外的半导体层进行导体化处理使得栅极绝缘层两侧的半导体层分别形成第一导体电极和第二导体电极；
S5：沉积第二绝缘材料层并对第二绝缘材料层进行刻孔形成层间绝缘层、位于第一导体电极上的第一接触孔、位于第二导体电极上的第二接触孔以及位于端子区域的栅极上的第三接触孔；
S6：沉积第二金属层并对第二金属层进行图形化形成位于第一接触孔内的源极、位于第二接触孔内的漏极以及位于第三接触孔内的源漏连接电极。


2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于：步骤S2的栅极和栅极绝缘层同时形成。


3.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于：步骤S2的具体步骤为：先对第一金属层进行图形化并形成位于第一绝缘材料层上的栅极，然后对第一绝缘材料层进行整面刻蚀并形成位于栅极下方的栅极绝缘层。


4.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于：所述半导体材料为金属氧化物半导体材料。


5....

【专利技术属性】
技术研发人员：赵文达，
申请(专利权)人：南京中电熊猫平板显示科技有限公司，南京中电熊猫液晶显示科技有限公司，南京华东电子信息科技股份有限公司，
类型：发明
国别省市：江苏;32