一种沟槽栅功率器件栅极制作方法技术

技术编号:22566965 阅读:23 留言:0更新日期:2019-11-16 12:51
本发明专利技术涉及一种沟槽栅功率器件栅极制作方法,包括以下步骤:步骤一:提供半导体衬底;步骤二:在半导体衬底上刻蚀沟槽;步骤三:在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层;步骤四:在半导体衬底的上表面淀积栅极材料并填满沟槽;步骤五:氧化栅极材料并形成氧化栅极材料层;步骤六:刻蚀氧化栅极材料层。本发明专利技术利用高温炉管氧化工艺,通过氧化半导体衬底上表面的多晶硅,产生厚度均匀的多晶硅氧化层。然后利用多晶硅氧化层相对多晶硅的高刻蚀选择比,通过干法或湿法刻蚀多晶硅氧化层,从而在沟槽内形成深度均匀的多晶硅,构成完整的栅极结构,从而提高阈值电压等器件参数的片内均匀性。

A method of gate fabrication for grooved gate power devices

The invention relates to a method for making a groove gate power device gate, which comprises the following steps: Step 1: providing a semiconductor substrate; step 2: etching a groove on the semiconductor substrate; step 3: forming a gate oxide layer on the upper surface of the semiconductor substrate and the inner wall of the groove; step 4: depositing a gate material on the upper surface of the semiconductor substrate and filling the groove; step 5: oxygen Step 6: etching the oxide gate material layer. The invention uses the high temperature furnace tube oxidation process to oxidize the polysilicon on the upper surface of the semiconductor substrate to produce a polysilicon oxidation layer with uniform thickness. Then, by using the high etching ratio of polysilicon oxide layer to polysilicon, the polysilicon oxide layer is etched by dry or wet method, so that the polysilicon with uniform depth is formed in the groove, forming a complete grid structure, so as to improve the uniformity of device parameters such as threshold voltage.

【技术实现步骤摘要】
一种沟槽栅功率器件栅极制作方法
本专利技术属于半导体制造
,具体涉及一种沟槽栅功率器件栅极制作方法。
技术介绍
功率器件可分为功率IC(集成电路)器件和功率分立器件两类,功率分立器件又包括功率MOSFET(金属-氧化物半导体场效应晶体管)、大功率晶体管和IGBT(绝缘栅双极型晶体管)等器件。早期功率器件均是基于平面工艺生产,但随着半导体技术的发展,小尺寸、大功率、高性能成为了主要的发展趋势。以平面工艺MOSFET器件为例,由于其本身体内JFET(结型场效应晶体管)寄生电阻的限制,单个原胞的面积减小有限,这样就使增加原胞密度变得很困难,很难使平面工艺MOSFET的导通电阻(RDSON)进一步减小。沟槽工艺由于将沟道从水平变成垂直,消除了平面结构寄生JFET电阻的影响,使元胞尺寸大大缩小,在此基础上可增加原胞密度,提高单位面积芯片内沟道的总宽度,就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化,实现了更小尺寸的管芯拥有更大功率和高性能的目标,因此沟槽工艺越来越多运用于新型功率器件中。功率开关器件(例如VDMOS、IGBT、CoolMOS等)及其模块已经被广泛应用于汽车电子、开关电源以及工业控制等领域,是目前一大热门研究领域。而沟槽(Trench)结构的功率器件是目前最流行的功率开关器件之一,它采用在沟槽侧壁生长栅氧化层并填充多晶硅形成栅极,这种沟槽栅结构大大提高了功率器件平面面积的利用效率,使得单位面积可获得更大的器件单元沟道宽度和电流密度,从而使器件获得更大的电流导通能力。然而,沟槽内的多晶硅在去除材料表面的多晶硅而保留沟槽内部的多晶硅时,会造成沟槽内部的多晶硅的深度深浅不一(如图5所示),从而影响后续离子注入的结深,最终影响阈值电压等器件参数的片内均匀性。
技术实现思路
为了解决上述问题,本专利技术提供了一种沟槽栅功率器件栅极制作方法,能够改善沟槽栅功率器件阈值电压等器件参数的片内均匀性,提高产品合格率。本专利技术提供了一种沟槽栅功率器件栅极制作方法,包括以下步骤:步骤一:提供半导体衬底;步骤二:在半导体衬底上刻蚀沟槽;步骤三:在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层;步骤四:在半导体衬底的上表面淀积栅极材料并填满沟槽;步骤五:氧化半导体衬底上表面及沟槽顶部的栅极材料并形成氧化栅极材料层;步骤六:刻蚀氧化栅极材料层。在一个实施例中,步骤二中,在刻蚀所述沟槽之前,先在所述半导体衬底的上表面上涂覆光刻胶,通过光刻胶涂覆位置选择性地在半导体衬底上打开窗口,定义所需要刻蚀的沟槽。在一个实施例中,步骤二中,采用光刻胶做掩蔽,将打开的窗口从上往下深入刻蚀半导体衬底以形成具有预设宽度和深度的所述沟槽。在一个实施例中,步骤四中,采用化学气相沉积方法往所述半导体材料的上表面和沟槽内部同时淀积栅极材料。在一个实施例中,步骤五中,采用高温炉管氧化法来氧化所述栅极材料,在半导体衬底的上表面和沟槽外形成所述氧化栅极材料层。在一个实施例中,步骤六中,利用整面干法或湿法刻蚀氧化栅极材料层。在一个实施例中,所述沟槽的上端开口处的径向尺寸大于沟槽底端的径向尺寸,且沟槽的底部为圆底状。在一个实施例中,所述半导体衬底上刻蚀至少一个沟槽。在一个实施例中,所述半导体衬底材料为硅衬底、锗硅衬底、碳硅衬底或Ⅲ-Ⅴ族元素化合物衬底中的其中任一种。在一个实施例中,所述栅极材料为多晶硅。根据本专利技术利用高温炉管氧化工艺,通过氧化半导体衬底上表面的多晶硅,产生厚度均匀的多晶硅氧化层。然后利用多晶硅氧化层相对多晶硅的高刻蚀选择比,通过干法或湿法刻蚀多晶硅氧化层,从而在沟槽内形成深度均匀的多晶硅,构成完整的栅极结构,从而提高阈值电压等器件参数的片内均匀性。附图说明在下文中将基于实施例并参考附图来对本专利技术进行更详细的描述。其中:图1显示了本专利技术沟槽栅功率器件栅极制作方法的流程图;图2显示了本专利技术多晶硅淀积后的形貌;图3显示了本专利技术半导体衬底上表面及沟槽顶部的多晶硅完全氧化后的形貌;图4显示了本专利技术多晶硅刻蚀后深度均匀的形貌;图5显示了现有技术中多晶硅整面干法刻蚀后深浅不一的形貌;在附图中相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。具体实施方式下面将结合附图对本专利技术作进一步说明。借此对本专利技术如何应用技术手段解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不存在冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本专利技术并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。如图1所示,为本专利技术一种沟槽栅功率器件栅极制作方法的流程图,图2至图4分别显示了本专利技术多晶硅淀积后的形貌、多晶硅完全氧化后的形貌以及多晶硅刻蚀后的形貌;具体的如下:首先,执行步骤一S11,提供半导体衬底1。优选地,所述半导体衬底1可以是硅衬底、锗硅衬底、碳硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底,本实施例中采用的是硅衬底。进一步的,本实施例中采用的硅衬底可以形成有MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅场效应晶体管)、肖特基二极管等半导体器件。所述半导体衬底1还可以根据所需产品的特性进行一定杂质量的N型和P型掺杂。接着,执行步骤二S12,在半导体衬底1上刻蚀沟槽2。优选地,在所述半导体衬底1上涂覆光刻胶,通过光刻胶涂覆在半导体衬底1上的范围选择性打开窗口,定义所需要刻蚀的沟槽2;采用光刻胶做掩蔽,将打开的窗口区从上往下深入刻蚀半导体衬底1以形成具有一定宽度和深度的多个沟槽2,如图2所示。其中,所述沟槽2的布局可依据产品结构而设计,所述沟槽2的宽度可根据产品结构和工艺能力来确定,深度可根据产品的耐压等参数来确定。考虑到其沟槽2内将填充多晶硅5,因此,沟槽2宽度需要满足承载高压、大电流的需求,因此沟槽2开口的宽度较宽,部分结构上还需要在之后沟槽2内填充的多晶硅5上设置引线孔。因此,优选地,本实施例中,沟槽2上端开口的径向宽度大于沟槽2底端的径向宽度,且沟槽2的底部为具有一定弧度的圆底状。接着,执行步骤三S13,在半导体衬底1的上表面和沟槽2的内壁上形成栅极氧化层3。在800℃-1200℃温度下氧化所述半导体衬底1上表面以及半导体衬底1中所述沟槽2的倾斜侧壁和圆底状底壁形成栅极氧化层3。所述栅极氧化层3采用掺氯氧化(即含有氯、氧的氛围下进行氧化)形成,在温度范围为800℃-1200℃进行生长,以获得预设厚度范围的栅极氧化层3。所述栅极氧化层3的生长温度越高质量越好,掺氯氧化可以有效减少栅极氧化层3中的杂质,提高栅极氧化层3的质量。紧接着,执行步骤四S14,在半导体衬底1的上表面淀积栅极材料并填满沟槽2(如图2所示)。栅极材料可以为掺杂本文档来自技高网
...

【技术保护点】
1.一种沟槽栅功率器件栅极制作方法,其特征在于,包括以下步骤:/n步骤一:提供半导体衬底;/n步骤二:在半导体衬底上刻蚀沟槽;/n步骤三:在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层;/n步骤四:在半导体衬底的上表面淀积栅极材料并填满沟槽;/n步骤五:氧化半导体衬底上表面及沟槽顶部的栅极材料并形成氧化栅极材料层;/n步骤六:刻蚀氧化栅极材料层。/n

【技术特征摘要】
1.一种沟槽栅功率器件栅极制作方法,其特征在于,包括以下步骤:
步骤一:提供半导体衬底;
步骤二:在半导体衬底上刻蚀沟槽;
步骤三:在半导体衬底的上表面和沟槽的内壁上形成栅极氧化层;
步骤四:在半导体衬底的上表面淀积栅极材料并填满沟槽;
步骤五:氧化半导体衬底上表面及沟槽顶部的栅极材料并形成氧化栅极材料层;
步骤六:刻蚀氧化栅极材料层。


2.根据权利要求1所述的沟槽栅功率器件栅极制作方法,其特征在于,步骤二中,在刻蚀所述沟槽之前,先在所述半导体衬底的上表面上涂覆光刻胶,通过光刻胶涂覆位置选择性地在半导体衬底上打开窗口,定义所需要刻蚀的沟槽。


3.根据权利要求2所述的沟槽栅功率器件栅极制作方法,其特征在于,步骤二中,采用光刻胶做掩蔽,将打开的窗口从上往下深入刻蚀半导体衬底以形成具有预设宽度和深度的所述沟槽。


4.根据权利要求1所述的沟槽栅功率器件栅极制作方法,其特征在于,步骤四中,采用化学气相沉积方法往所述半导体材料的上表面和沟...

【专利技术属性】
技术研发人员:姚尧罗海辉肖强
申请(专利权)人:株洲中车时代电气股份有限公司
类型:发明
国别省市:湖南;43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利