移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本公开提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，移位寄存器单元包括：输入电路，被配置为在输入端的输入信号的控制下，控制第一节点的电位；第一输出电路，被配置为在第一节点的电位和时钟信号端的时钟信号的控制下，将进位信号通过第一输出电路的输出端输出至第一输出端；第二输出电路，被配置为将驱动信号输出至第二输出端；开关电路，被配置为控制第一输出电路的输出端与第一输出端电连接；电位控制电路，被配置为控制第一输出电路的输出端与第一电压端电连接。

Shift register unit and its driving method, gate driving circuit and display device

The invention provides a shift register unit and a driving method thereof, a gate driving circuit and a display device, relating to the technical field of display. The shift register unit includes an input circuit configured to control the potential of the first node under the control of the input signal at the input end; a first output circuit configured to control the potential of the first node and the clock signal at the clock signal end Under the control of, the carry signal is output to the first output terminal through the output terminal of the first output circuit; the second output circuit is configured to output the drive signal to the second output terminal; the switch circuit is configured to control the output terminal of the first output circuit to be electrically connected with the first output terminal; the potential control circuit is configured to control the output terminal and the first voltage terminal of the first output circuit Electrical connection.

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
本公开涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
随着显示技术的快速发展，逐渐使用阵列栅极驱动电路(GateDriverOnArray，GOA)来驱动液晶显示面板。相关技术中，GOA在驱动液晶显示面板时存在驱动异常现象，影响显示画面的正常显示。
技术实现思路
根据本公开实施例的一方面，提供一种移位寄存器单元，包括：输入电路，与第一节点电连接，被配置为在输入端的输入信号的控制下，控制所述第一节点的电位；第一输出电路，被配置为在所述第一节点的电位和时钟信号端的时钟信号的控制下，将进位信号通过所述第一输出电路的输出端输出至第一输出端；第二输出电路，被配置为在所述第一节点的电位和所述时钟信号端的时钟信号的控制下，将驱动信号输出至第二输出端；开关电路，与所述第一输出电路的输出端和所述第一输出端电连接，被配置为响应于控制信号，控制所述第一输出电路的输出端与所述第一输出端电连接；和电位控制电路，被配置为控制所述第一输出电路的输出端与第一电压端电连接。在一些实施例中，所述移位寄存器单元还包括：第一复位电路，被配置为响应于第一复位端的显示复位信号，对所述第一节点进行复位；和第二复位电路，被配置为响应于第二复位端的全局复位信号，对所述第一节点进行复位。在一些实施例中，所述控制信号包括第一控制信号和第二控制信号；所述开关电路包括：第一晶体管，所述第一晶体管的控制端被配置为接收所述第一控制信号，所述第一晶体管的第一端与所述第一输出电路的输出端电连接，所述第一晶体管的第二端与所述第一输出端电连接；和第二晶体管，所述第二晶体管的控制端被配置为接收所述第二控制信号，所述第二晶体管的第一端与所述第一输出电路的输出端电连接，所述第二晶体管的第二端与所述第一输出端电连接。在一些实施例中，所述第一控制信号和所述第二控制信号中的一个与所述时钟信号相同。在一些实施例中，所述第一电压端被配置为接收所述全局复位信号。在一些实施例中，所述移位寄存器单元还包括：第一降噪电路，与所述第一节点和第二节点电连接，被配置为在所述第一节点的电位处于第一电平的情况下，控制所述第二节点的电位处于与所述第一电平逻辑相反的第二电平；所述电位控制电路被配置为在所述第二节点的电位的控制下，控制所述第一输出电路的输出端与所述第一电压端电连接。在一些实施例中，所述电位控制电路包括：第三晶体管，所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的第一端与所述第一输出电路的输出端电连接，所述第三晶体管的第二端与所述第一电压端电连接。在一些实施例中，所述移位寄存器单元还包括：第二降噪电路，与所述第一节点和第三节点电连接，被配置为在所述第一节点的电位处于所述第一电平的情况下，控制所述第二节点的电位处于所述第二电平；所述电位控制电路被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，控制所述第一输出电路的输出端与所述第一电压端电连接。在一些实施例中，所述电位控制电路包括：第四晶体管，所述第四晶体管的控制端与所述第二节点电连接，所述第四晶体管的第一端与所述第一输出电路的输出端电连接，所述第四晶体管的第二端与所述第一电压端电连接；和第五晶体管，所述第五晶体管的控制端与所述第三节点电连接，所述第五晶体管的第一端与所述第一输出电路的输出端电连接，所述第五晶体管的第二端与所述第一电压端电连接。在一些实施例中，所述移位寄存器单元还包括：第三复位电路，与所述第二节点、所述第三节点和所述第二输出端电连接，被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，对所述第二输出端进行复位；和电位保持电路，与所述第一节点、所述第二节点和所述第三节点电连接，被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，保持所述第一节点的电位。在一些实施例中，所述输入电路包括：第六晶体管，所述第六晶体管的控制端和第一端与所述输入端电连接，所述第六晶体管的第二端与所述第一节点电连接；所述第一输出电路包括：第七晶体管，所述第七晶体管的控制端与所述第一节点电连接，所述第七晶体管的第一端与时钟信号端电连接，所述第七晶体管的第二端作为输出第一输出电路的输出端；所述第二输出电路包括：第八晶体管，所述第八晶体管的控制端与所述第一节点电连接，所述第八晶体管的第一端与所述时钟信号端电连接，所述第八晶体管的第二端与所述第二输出端电连接；和电容器，所述电容器的第一端与所述第一节点电连接，所述电容器的第二端与所述第二输出端电连接；所述第一复位电路包括：第九晶体管，所述第九晶体管的控制端被配置为接收所述显示复位信号，所述第九晶体管的第一端与所述第一节点电连接，所述第九晶体管的第二端与第二电压端电连接；所述第一降噪电路包括：第十晶体管，所述第十晶体管的第一端与第三电压端电连接，所述第十晶体管的第二端与所述第二节点电连接；第十一晶体管，所述第十一晶体管的控制端与所述第一节点电连接，所述第十一晶体管的第一端与所述第二节点电连接，所述第十一晶体管的第二端与所述第二电压端电连接；第十二晶体管，所述第十二晶体管的控制端和第一端与所述第三电压端电连接，所述第十二晶体管的第二端与所述第十晶体管的控制端电连接；和第十三晶体管，所述第十三晶体管的控制端与所述第一节点电连接，所述第十三晶体管的第一端与所述第十二晶体管的第二端电连接，所述第十三晶体管的第二端与所述第二电压端电连接；所述第二降噪电路包括：第十四晶体管，所述第十四晶体管的第一端与第四电压端电连接，所述第十四晶体管的第二端与所述第三节点电连接；第十五晶体管，所述第十五晶体管的控制端与所述第一节点电连接，所述第十五晶体管的第一端与所述第三节点电连接，所述第十五晶体管的第二端与所述第二电压端电连接；第十六晶体管，所述第十六晶体管的控制端和第一端与所述第四电压端电连接，所述第十六晶体管的第二端与所述第十四晶体管的控制端电连接；和第十七晶体管，所述第十七晶体管的控制端与所述第一节点电连接，所述第十七晶体管的第一端与所述第十六晶体管的第二端电连接，所述第十七晶体管的第二端与所述第二电压端电连接；所述第二复位电路包括：第十八晶体管，所述第十八晶体管的控制端被配置为接收所述全局复位信号，所述第十八晶体管的第一端与所述第一节点电连接，所述第十八晶体管的第二端与所述第二电压端电连接；所述第三复位电路包括：第十九晶体管，所述第十九晶体管的控制端与所述第二节点电连接，所述第十九晶体管的第一端与所述第二输出端电连接，所述第十九晶体管的第二端与第五电压端电连接；和第二十晶体管，所述第二十晶体管的控制端与所述第三节点电连接，所述第二十晶体管的第一端与所述第二输出端电连接，所述第二十晶体管的第二端与所述第五电压端电连接；所述电位保持电路包括：第二十一晶体管，所述第二十一晶体管的控制端与所述第二节点电连接，所述第二十一晶体管的第一端与所述第一节点电连接，所述第二十一晶体管的第二端与所述第二电压端电连接；和第二十二晶体管，所述第二十二晶体管的控制端与所述第三节点电连接，所本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，包括：/n输入电路，与第一节点电连接，被配置为在输入端的输入信号的控制下，控制所述第一节点的电位；/n第一输出电路，被配置为在所述第一节点的电位和时钟信号端的时钟信号的控制下，将进位信号通过所述第一输出电路的输出端输出至第一输出端；/n第二输出电路，被配置为在所述第一节点的电位和所述时钟信号端的时钟信号的控制下，将驱动信号输出至第二输出端；/n开关电路，与所述第一输出电路的输出端和所述第一输出端电连接，被配置为响应于控制信号，控制所述第一输出电路的输出端与所述第一输出端电连接；和/n电位控制电路，被配置为控制所述第一输出电路的输出端与第一电压端电连接。/n

【技术特征摘要】
1.一种移位寄存器单元，包括：
输入电路，与第一节点电连接，被配置为在输入端的输入信号的控制下，控制所述第一节点的电位；
第一输出电路，被配置为在所述第一节点的电位和时钟信号端的时钟信号的控制下，将进位信号通过所述第一输出电路的输出端输出至第一输出端；
第二输出电路，被配置为在所述第一节点的电位和所述时钟信号端的时钟信号的控制下，将驱动信号输出至第二输出端；
开关电路，与所述第一输出电路的输出端和所述第一输出端电连接，被配置为响应于控制信号，控制所述第一输出电路的输出端与所述第一输出端电连接；和
电位控制电路，被配置为控制所述第一输出电路的输出端与第一电压端电连接。


2.根据权利要求1所述的移位寄存器单元，还包括：
第一复位电路，被配置为响应于第一复位端的显示复位信号，对所述第一节点进行复位；和
第二复位电路，被配置为响应于第二复位端的全局复位信号，对所述第一节点进行复位。


3.根据权利要求1所述的移位寄存器单元，其中，所述控制信号包括第一控制信号和第二控制信号；
所述开关电路包括：
第一晶体管，所述第一晶体管的控制端被配置为接收所述第一控制信号，所述第一晶体管的第一端与所述第一输出电路的输出端电连接，所述第一晶体管的第二端与所述第一输出端电连接；和
第二晶体管，所述第二晶体管的控制端被配置为接收所述第二控制信号，所述第二晶体管的第一端与所述第一输出电路的输出端电连接，所述第二晶体管的第二端与所述第一输出端电连接。


4.根据权利要求3所述的移位寄存器单元，其中，所述第一控制信号和所述第二控制信号中的一个与所述时钟信号相同。


5.根据权利要求2所述的移位寄存器单元，其中，所述第一电压端被配置为接收所述全局复位信号。


6.根据权利要求2-5任意一项所述的移位寄存器单元，还包括：
第一降噪电路，与所述第一节点和第二节点电连接，被配置为在所述第一节点的电位处于第一电平的情况下，控制所述第二节点的电位处于与所述第一电平逻辑相反的第二电平；
所述电位控制电路被配置为在所述第二节点的电位的控制下，控制所述第一输出电路的输出端与所述第一电压端电连接。


7.根据权利要求6所述的移位寄存器单元，其中，所述电位控制电路包括：
第三晶体管，所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的第一端与所述第一输出电路的输出端电连接，所述第三晶体管的第二端与所述第一电压端电连接。


8.根据权利要求6所述的移位寄存器单元，还包括：
第二降噪电路，与所述第一节点和第三节点电连接，被配置为在所述第一节点的电位处于所述第一电平的情况下，控制所述第二节点的电位处于所述第二电平；
所述电位控制电路被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，控制所述第一输出电路的输出端与所述第一电压端电连接。


9.根据权利要求8所述的移位寄存器单元，其中，所述电位控制电路包括：
第四晶体管，所述第四晶体管的控制端与所述第二节点电连接，所述第四晶体管的第一端与所述第一输出电路的输出端电连接，所述第四晶体管的第二端与所述第一电压端电连接；和
第五晶体管，所述第五晶体管的控制端与所述第三节点电连接，所述第五晶体管的第一端与所述第一输出电路的输出端电连接，所述第五晶体管的第二端与所述第一电压端电连接。


10.根据权利要求9所述的移位寄存器单元，还包括：
第三复位电路，与所述第二节点、所述第三节点和所述第二输出端电连接，被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，对所述第二输出端进行复位；和
电位保持电路，与所述第一节点、所述第二节点和所述第三节点电连接，被配置为在所述第二节点和所述第三节点中的一个的电位的控制下，保持所述第一节点的电位。


11.根据权利要求10所述的移位寄存器单元，其中：
所述输入电路包括：
第六晶体管，所述第六晶体管的控制端和第一端与所述输入端电连接，所述第六晶体管的第二端与所述第一节点电连接；
所述第一输出电路包括：
第七晶体管，所述第七晶体管的控制端与所述第一节点电连接，所述第七晶体管的第一端与时钟信号端电连接，所述第七晶体管的第二端作为输出第一输出电路的输出端；
所述第二输出电路包括：
第八晶体管，所述第八晶体管的控制端与所述第一节点电连接，所述第八晶体管的第一端与所述时钟信号端电连接，所述第八晶体管的第二端与所述第二输出端电连接；和
电容器，所述电容器的第一端与所述第一节点电连接，所述电容器的第二端与所述第二输出端电连接；
所述第一复位电路包括：
第九晶体管，所述第九晶体管的控制端被配置为接收所述显示复位信号，所述第九晶体管的第一端与所述第一节点电连接，所述第九晶体管的第二端与第二电压端...

【专利技术属性】
技术研发人员：郑敏栋，王慧，邹宜峰，杨瑞英，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11