一种低噪声的GOA驱动电路、驱动方法、和显示装置制造方法及图纸

本发明专利技术公开了一种低噪声的GOA驱动电路、驱动方法、和显示装置,本发明专利技术的GOA驱动电路包括第一降噪模块和第二降噪模块；第二降噪模块在第二降噪节点B的控制下，对信号输出端进行降噪；第一降噪模块在第一降噪节点A的控制下，对上拉节点进行降噪；第四晶体管和第五晶体管为“串联的自开启结构”，在第一时钟信号端CK的控制下，第四晶体管和第五晶体管的输出端分别连接一降噪节点A、第二降噪节点B，实现双态的放电设计，很好的保证了第一降噪节点A的电位基本维持在VGH或VGL水平，加强了对上拉节点P的降噪能力，增加GOA的稳定性；同时第二降噪节点B再对信号输出端二次降噪声，进一步提高了输出质量。

A low noise Goa driving circuit, driving method and display device

The invention discloses a low-noise Goa driving circuit, a driving method and a display device. The GOA driving circuit of the invention includes a first noise reduction module and a second noise reduction module. The second noise reduction module makes noise reduction on the signal output under the control of the second noise reduction node B; the first noise reduction module makes noise reduction on the pull-up node under the control of the first noise reduction node a; the fourth transistor Under the control of the first clock signal terminal CK, the output terminals of the fourth transistor and the fifth transistor are respectively connected with a noise reduction node A and a second noise reduction node B to realize the two-state discharge design, which ensures that the potential of the first noise reduction node a is basically maintained at the VGH or VGL level, strengthens the noise reduction ability of the pull-up node P, and increases At the same time, the second noise reduction node B reduces the noise of the signal output twice, which further improves the output quality.

【技术实现步骤摘要】
一种低噪声的GOA驱动电路、驱动方法、和显示装置
本专利技术涉及显示
，特别是涉及一种低噪声的GOA驱动电路、驱动方法、和显示装置。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)，是利用现有薄膜晶体管液晶显示器Array制程将Gate（栅极）行扫描驱动信号电路制作在Array（基板）上，实现对Gate（栅极）逐行扫描的驱动方式的一项技术。GOA技术可以省去栅极集成电路IC以及设计布线空间，不仅可以在降低材料和制作工艺两方面的成本，而且可以使产品窄边框；同时这种集成工艺还可以省去Bonding工艺，提高了产能和良率。目前GOA驱动电路都基于移位寄存器原理，通常包括升压模块、输出模块、放电模块、降噪模块、输入及复位模块。在一般的移位寄存器中，由于输出模块的TFT主晶体管的自举作用较强，致使信号输出端GOUT信号容易受到上拉节点P的影响，设置降噪模块为信号输出端GOUT进行降噪以保证输出信号的稳定性。目前降噪模块是一般是运用放电单元的电容耦合点位对信号输出端GOUT和上拉节点P点进行放电降噪，但是，此种方法的降噪节点A点的电位受放电单元比例影响大，且A点电压为耦合电位高电平比VGH低很多、低电平也会在VGL以下，造成降噪模块TFT晶体管的栅极控制端电压不为最佳值，在高低温时，TFT晶体管的工作状态不稳定，使降噪能力减弱，同时可靠性也相对容易失效。因此，提高降噪模块对输出信号的降噪能力是本领域技术人员亟待解决的技术问题。
技术实现思路
针对现有技术的不足，本申请提供了一种低噪声的GOA驱动电路，包括输入模块、输出模块、复位模块、和降噪模块；所述输入模块的输出端连接上拉节点P；所述输出模块连接上拉节点P、第一时钟信号端CK、信号输出端GOUT、以及复位模块；所述输出模块在上拉节点P的控制下，将第一时钟信号端CK的输入信号通过所述信号输出端GOUT输出；所述降噪模块包括第一降噪模块和第二降噪模块；所述第二降噪模块连接第一时钟信号端CK、信号输出端GOUT、以及低电平端VGL；所述第二降噪模块包括第二降噪节点B，所述第二降噪模块在第二降噪节点B的控制下，通过低电平端VGL的输入信号对信号输出端GOUT进行降噪；所述第二降噪模块还包括第五晶体管M5，所述第五晶体管M5的输出端连接第二降噪节点B，输入端和控制端均连接第一时钟信号端CK，用于在第一时钟信号端CK的控制下，上拉第二降噪节点B的电位；所述第一降噪模块连接第一时钟信号端CK、以及低电平端VGL；所述第一降噪模块包括第一降噪节点A；所述第一降噪模块在第一降噪节点A的控制下，通过低电平端VGL的输入信号对上拉节点P进行降噪；所述第一降噪模块还包括第四晶体管M4，所述第四晶体管M4的控制端连接第五晶体管M5的输出端，输入端连接第一时钟信号端CK，输出端连接第一降噪节点A，用于在第五晶体管M5输出端的信号控制下，上拉第一降噪节点A的电位。优选的，所述第一降噪模块包括第三晶体管M3，第三晶体管M3的控制端连接第一降噪节点A，第一端连接低电平端VGL，第二端连接上拉节点P，用于在第一降噪节点A的控制下，通过低电平端VGL的输入信号对上拉节点P进行降噪；所述第二降噪模块包括第八晶体管M8，第八晶体管M8的控制端连接第二降噪节点B，第一端连接低电平端VGL，第二端连接信号输出端GOUT，用于在第二降噪节点B的控制下，通过低电平端VGL的输入信号对信号输出端GOUT进行降噪。优选的，所述第一降噪模块和第二降噪模块还分别连接上拉节点P；所述第二降噪模块还包括第七晶体管M7，所述第七晶体管M7用于在上拉节点P的控制下，通过低电平端VGL的输入信号下拉第二降噪节点B的电位；所述第一降噪模块还包括第六晶体管M6，所述第六晶体管M6用于在上拉节点P的控制下，通过低电平端VGL的输入信号下拉第一降噪节点A的电位。优选的，所述输出模块包括第十晶体管M10和第一电容C1；所述第十晶体管M10的控制端连接上拉节点P，第一端连接第一时钟信号端CK，第二端连接信号输出端GOUT；所述第一电容C1的第一端连接上拉节点P，第二端连接信号输出端GOUT。优选的，所述输入模块包括上拉模块；所述上拉模块连接信号输入端STV、直流信号端DH、和上拉节点P，用于在信号输入端STV的控制下，通过直流信号端DH的高电平输入信号上拉上拉节点P的电位；所述输入模块还包括下拉模块；所述下拉模块连接复位端RST、直流信号端DL、和上拉节点P，用于在复位端RST的控制下，通过直流信号端DL的低电平输入信号下拉上拉节点P的电位。优选的，所述复位模块包括第九晶体管M9，所述第九晶体管M9用于在第二时钟信号端CKB的控制下，通过低电平端VGL的输入信号下拉信号输出端GOUT的电位。优选的，所述复位模块包括第九晶体管M9，所述第九晶体管M9用于在复位端RST的控制下，通过低电平端VGL的输入信号下拉信号输出端GOUT的电位。本申请还提供了一种GOA驱动电路的驱动方法，包括如上所述的GOA驱动电路，所述方法包括：在第一阶段，信号输入端STV为高电平，第一时钟信号端CK为低电平：第二时钟信号端CKB为高电平；在上拉模块信号输入端STV的控制下，上拉节点P的电位被提升到VGH以下；第一降噪节点A、第二降噪节点B均为低电平；复位模块，在第二时钟信号端CKB的控制下，通过低电平端VGL的输入信号下拉信号输出端GOUT的电位，信号输出端GOUT输出低电平；在第二阶段，第一时钟信号端CK为高电平，第二时钟信号端CKB为低电平：上拉节点P的电位由于第十晶体管M10的耦合作用被提升至30V以上，并控制第十晶体管M10导通，信号输出端GOUT输出高电平；在上拉节点P的控制下，第六晶体管M6、第七晶体管M7导通，第一降噪节点A、第二降噪节点B被低电平端VGL的输入信号拉低至VGL；同时，信号输出端GOUT输出的信号作为下一级单元的信号输入端STV信号；在第三阶段，第一时钟信号端CK为低电平，第二时钟信号端CKB为高电平：复位模块导通，信号输出端GOUT被低电平端VGL的输入信号下拉输出低电平；同时，下一级单元的信号输出端GOUT输出的高电平作为复位端RST的输入信号，使上拉节点P的电位被拉低至VGL，第一降噪节点A、第二降噪节点B继续保持低点位；在第四阶段，第一时钟信号端CK为高电平，第二时钟信号端CKB为低电平：第四晶体管M4和第五晶体管M5在第一时钟信号端CK的控制下开启，第一降噪节点A、第二降噪节点B被提高至接近VGH，上拉节点P的电位处于低电平，信号输出端GOUT维持低电平；在第五阶段，第一时钟信号端CK为低电平，第二时钟信号端CKB为高电平：由于第四晶体管M4和第五晶体管M5的电容耦合效应，第二降噪节点B的电位比VGL高一点，第一降噪节点A的电位由于第四晶体管M4的隔断维持在VGL水准，上拉节点P继续处于低电平，信号输出端GOUT继续维持低电平；在下一帧的信号输入端本文档来自技高网...

【技术保护点】
1.一种低噪声的GOA驱动电路，包括输入模块、输出模块、复位模块、和降噪模块；所述输入模块的输出端连接上拉节点P；所述输出模块连接上拉节点P、第一时钟信号端CK、信号输出端GOUT、以及复位模块；所述输出模块在上拉节点P的控制下，将第一时钟信号端CK的输入信号通过所述信号输出端GOUT输出；其特征在于，/n所述降噪模块包括第一降噪模块和第二降噪模块；/n所述第二降噪模块连接第一时钟信号端CK、信号输出端GOUT、以及低电平端VGL；所述第二降噪模块包括第二降噪节点B，所述第二降噪模块在第二降噪节点B的控制下，通过低电平端VGL的输入信号对信号输出端GOUT进行降噪；/n所述第二降噪模块还包括第五晶体管M5，所述第五晶体管M5的输出端连接第二降噪节点B，输入端和控制端均连接第一时钟信号端CK，用于在第一时钟信号端CK的控制下，上拉第二降噪节点B的电位；/n所述第一降噪模块连接第一时钟信号端CK、以及低电平端VGL；所述第一降噪模块包括第一降噪节点A；所述第一降噪模块在第一降噪节点A的控制下，通过低电平端VGL的输入信号对上拉节点P进行降噪；/n所述第一降噪模块还包括第四晶体管M4，所述第四晶体管M4的控制端连接第五晶体管M5的输出端，输入端连接第一时钟信号端CK，输出端连接第一降噪节点A，用于在第五晶体管M5输出端的信号控制下，上拉第一降噪节点A的电位。/n...

【技术特征摘要】
1.一种低噪声的GOA驱动电路，包括输入模块、输出模块、复位模块、和降噪模块；所述输入模块的输出端连接上拉节点P；所述输出模块连接上拉节点P、第一时钟信号端CK、信号输出端GOUT、以及复位模块；所述输出模块在上拉节点P的控制下，将第一时钟信号端CK的输入信号通过所述信号输出端GOUT输出；其特征在于，
所述降噪模块包括第一降噪模块和第二降噪模块；
所述第二降噪模块连接第一时钟信号端CK、信号输出端GOUT、以及低电平端VGL；所述第二降噪模块包括第二降噪节点B，所述第二降噪模块在第二降噪节点B的控制下，通过低电平端VGL的输入信号对信号输出端GOUT进行降噪；
所述第二降噪模块还包括第五晶体管M5，所述第五晶体管M5的输出端连接第二降噪节点B，输入端和控制端均连接第一时钟信号端CK，用于在第一时钟信号端CK的控制下，上拉第二降噪节点B的电位；
所述第一降噪模块连接第一时钟信号端CK、以及低电平端VGL；所述第一降噪模块包括第一降噪节点A；所述第一降噪模块在第一降噪节点A的控制下，通过低电平端VGL的输入信号对上拉节点P进行降噪；
所述第一降噪模块还包括第四晶体管M4，所述第四晶体管M4的控制端连接第五晶体管M5的输出端，输入端连接第一时钟信号端CK，输出端连接第一降噪节点A，用于在第五晶体管M5输出端的信号控制下，上拉第一降噪节点A的电位。


2.根据权利要求1所述的GOA驱动电路，其特征在于，所述第一降噪模块包括第三晶体管M3，第三晶体管M3的控制端连接第一降噪节点A，第一端连接低电平端VGL，第二端连接上拉节点P，用于在第一降噪节点A的控制下，通过低电平端VGL的输入信号对上拉节点P进行降噪；
所述第二降噪模块包括第八晶体管M8，第八晶体管M8的控制端连接第二降噪节点B，第一端连接低电平端VGL，第二端连接信号输出端GOUT，用于在第二降噪节点B的控制下，通过低电平端VGL的输入信号对信号输出端GOUT进行降噪。


3.根据权利要求1所述的GOA驱动电路，其特征在于，所述第一降噪模块和第二降噪模块还分别连接上拉节点P；
所述第二降噪模块还包括第七晶体管M7，所述第七晶体管M7用于在上拉节点P的控制下，通过低电平端VGL的输入信号下拉第二降噪节点B的电位；
所述第一降噪模块还包括第六晶体管M6，所述第六晶体管M6用于在上拉节点P的控制下，通过低电平端VGL的输入信号下拉第一降噪节点A的电位。


4.根据权利要求1所述的GOA驱动电路，其特征在于，所述输出模块包括第十晶体管M10和第一电容C1；所述第十晶体管M10的控制端连接上拉节点P，第一端连接第一时钟信号端CK，第二端连接信号输出端GOUT；所述第一电容C1的第一端连接上拉节点P，第二端连接信号输出端GOUT。


5.根据权利要求1所述的GOA驱动电路，其特征在于，所述输入模块包括上拉模块；所述上拉模块连接信号输入端STV、直流信号端DH、和上拉节点P，用于在信号输入端STV的控制下，通过直流信号端DH的高电平输入信号上拉上拉节点P的...

【专利技术属性】
技术研发人员：肖亮，洪胜宝，巫蒙，付浩，张东琪，李林，
申请(专利权)人：信利半导体有限公司，
类型：发明
国别省市：广东;44