The embodiment of the utility model relates to a device and a system. The cache memory is organized into multiple paths and address lines. In response to a miss, the cache selects a path in a plurality of paths based on a first control variable indicating the path in the plurality of paths and a second set of control variables associated with the address line and the corresponding path. The data associated with the miss is written to the selected path. When all the second control variables indicate that the associated path was recently replaced, the second control variables associated with other paths are reset. The second control variable associated with the selected path is set to indicate that the selected path was recently replaced. The first control variable is set to indicate the selected path. In the case of hit, the current values of the first control variable and the second control variable set are maintained.
【技术实现步骤摘要】
设备和系统
本公开内容大体涉及用于存储的设备和系统。
技术介绍
处理核心和包括处理核心的设备(诸如处理器、移动电话、平板电脑、膝上型计算机、台式计算机、嵌入式处理系统等)通常可以包括一个或多个高速缓冲存储器(例如指令高速缓冲存储器、数据高速缓冲存储器、处理器高速缓冲存储器、组合的高速缓冲存储器等),其可以例如使用一个或多个随机存取存储器(RAM)来实现。高速缓冲存储器临时存储将来可能被处理核心使用的代码或数据,诸如最近使用的代码或数据。高速缓冲替换算法促进利用将来更可能被使用的代码和数据来替换将来不太可能被使用的代码和数据。常规地,采用随机替换算法或最久未使用(LRU)算法。
技术实现思路
为了更加有效地管理存储器,本技术提供一种用于存储的设备和系统。根据一个方面,提供了一种设备,包括:存储器阵列,具有多个通路和多个地址线路;以及高速缓冲控制电路,耦合到存储器阵列,并且高速缓冲控制电路在操作中,通过以下项来对与多个地址线路中的地址线路相关联的高速缓冲未命中做出响应:基于指示多个通路中的通路的第一控制变量以及与地址线路相关联并且与多个通路中的相应通路相关联的第二控制变量集合,选择多个通路中的通路;将与高速缓冲未命中相关联的数据写入到所选择的通路;基于第二控制变量集合,设置第二控制变量集合中的与除了所选择的通路之外的通路相关联的变量;设置第二控制变量集合中的与所选择的通路相关联的变量,以指示所选择的通路的地址线路最近被替换;以及设置第一控制变量以指示所选择的通路;以及通过以下项来对与地址线路相关联的高速缓冲命中做出响应:保持第一控制变量和第二控制变量集合的当前值。在一 ...
【技术保护点】
1.一种设备,其特征在于,包括:存储器阵列,具有多个通路和多个地址线路;以及高速缓冲控制电路,耦合到所述存储器阵列,并且所述高速缓冲控制电路在操作中,通过以下项来对与所述多个地址线路中的地址线路相关联的高速缓冲未命中做出响应:基于指示所述多个通路中的通路的第一控制变量以及与所述地址线路相关联并且与所述多个通路中的相应通路相关联的第二控制变量集合,选择所述多个通路中的通路;将与所述高速缓冲未命中相关联的数据写入到所选择的通路;基于所述第二控制变量集合,设置所述第二控制变量集合中的与除了所选择的通路之外的通路相关联的变量;设置所述第二控制变量集合中的与所选择的通路相关联的变量,以指示所选择的通路的所述地址线路最近被替换;以及设置所述第一控制变量以指示所选择的通路;以及通过以下项来对与所述地址线路相关联的高速缓冲命中做出响应:保持所述第一控制变量和所述第二控制变量集合的当前值。
【技术特征摘要】
2018.02.12 US 62/629,3181.一种设备,其特征在于,包括:存储器阵列,具有多个通路和多个地址线路;以及高速缓冲控制电路,耦合到所述存储器阵列,并且所述高速缓冲控制电路在操作中,通过以下项来对与所述多个地址线路中的地址线路相关联的高速缓冲未命中做出响应:基于指示所述多个通路中的通路的第一控制变量以及与所述地址线路相关联并且与所述多个通路中的相应通路相关联的第二控制变量集合,选择所述多个通路中的通路;将与所述高速缓冲未命中相关联的数据写入到所选择的通路;基于所述第二控制变量集合,设置所述第二控制变量集合中的与除了所选择的通路之外的通路相关联的变量;设置所述第二控制变量集合中的与所选择的通路相关联的变量,以指示所选择的通路的所述地址线路最近被替换;以及设置所述第一控制变量以指示所选择的通路;以及通过以下项来对与所述地址线路相关联的高速缓冲命中做出响应:保持所述第一控制变量和所述第二控制变量集合的当前值。2.根据权利要求1所述的设备,其特征在于,所述存储器阵列被组织成四个通路。3.根据权利要求1所述的设备,其特征在于,所述第一控制变量指示所述多个通路中的最新被替换的通路。4.根据权利要求3所述的设备,其特征在于,所述第二控制变量集合指示所述多个通路中的相关联的通路是否最近被替换。5.根据权利要求4所述的设备,其特征在于,基于所述第一控制变量和所述第二控制变量集合来选择所述多个通路中的通路包括:确定是否所述第二控制变量集合中的所有变量都指示所述相关联的通路最近被替换;响应于确定所述第二控制变量集合中的所有变量都指示所述相关联的通路最近被替换,选择除了由所述第一控制变量指示的通路之外的通路;以及响应于确定不是所述第二控制变量集合中的所有变量都指示所述相关联的通路最近被替换,识别未指示所述相关联的通路最近被替换的第二控制变量,并且选择与所识别的第二控制变量相关联的通路。6.根据权利要求5所述的设备,其特征在于,识别未指示所述相关联的通路最近被替换的第二控制变量包括:以与除了由所述第一控制变量识别的通路之外的通路相关联的第二控制变量开始。7.根据权利要求6所述的设备,其特征在于,与除了由所述第一控制变量识别的通路之外的通路相关联的所述第二控制变量被顺序地评估。8.根据权利要求6所述的设备,其特征在于,除了由所述第一控制变量识别的通路之外的通路的所述第二控制变量被随机地评估。9.根据权利要求4所述的设备,其特征在于,基于所述第二控制变量集合来设置所述第二控制变量集合中的与除了所选择的通路之外的通路相关联的变量包括:确定是否所述第二控制变量集合中的所有变量都指示所述相关联的通路最近被替换;以及响应于确定所述第二控制变量集合中的所有变...
【专利技术属性】
技术研发人员:焦小康,
申请(专利权)人:世意法北京半导体研发有限责任公司,
类型:新型
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。