图片帧显示设备和显示方法技术

本申请公开了一种显示设备，其包括片上方案(SOC)，SOC包括：第一输入端，其接收视频数据；第二输入端，其配置为接收第一分辨率的图像数据；以及中央处理单元，其包括与图像处理器集成的帧切割块，用于以一顺序将第一分辨率的图像数据帧划分为第二分辨率的4个帧部分。显示设备还包括：FPGA，其配置为写、读和处理以所述顺序从SOC发送的4个帧部分中的对应一个，以重构第一分辨率的图像数据帧。此外，显示设备包括：TCON，其配置为接收由FPGA重构的第一分辨率的图像数据帧；以及显示面板，其由TCON驱动以显示图像数据帧。

Picture frame display equipment and display method

The present application discloses a display device, which includes an on-chip scheme (SOC). The SOC includes: a first input terminal, which receives video data; a second input terminal, which is configured to receive image data of the first resolution; and a central processing unit, which includes a frame cutting block integrated with the image processor, for dividing the image data frame of the first resolution into the second resolution in a sequence Four frame parts of. The display device also includes an FPGA configured to write, read and process the corresponding one of the four frame parts sent from the SOC in the order described to reconstruct the image data frame of the first resolution. In addition, the display device includes: TCON, which is configured to receive the first resolution image data frame reconstructed by FPGA; and a display panel, which is driven by TCON to display the image data frame.

【技术实现步骤摘要】
【国外来华专利技术】图片帧显示设备和显示方法
本专利技术涉及显示技术，更具体地，涉及图片帧显示设备和显示方法。
技术介绍
现有的8K显示产品目前正使用现场可编程门阵列(FPGA)来处理图像数据传输。FPGA具有现场可编程和能够处理大量数据资源的优点。然而，在不实现对应的8K分辨率的ASIC芯片的情况下，FPGA对于显示设备而言也非常昂贵。期望基于4K分辨率或2K分辨率的ASIC芯片来显示8K分辨率图片的替代低成本解决方案。
技术实现思路
一方面，本公开提供了一种显示设备。显示设备包括片上方案(solution-on-chip，SOC)，SOC包括：显示输入端，其接收视频数据；数据输入端，其配置为接收第一分辨率的图像数据；以及中央处理单元(CPU)，其包括与图像处理器集成的帧切割块(frame-cutblock)，用于以一顺序将第一分辨率的图像数据帧划分为第二分辨率的4个帧部分，SOC与外部存储器接合以保存第一分辨率的图像数据。第一分辨率高于第二分辨率。显示设备还包括：现场可编程门阵列(FPGA)，其配置为写、读和处理以相同的所述顺序从SOC发送的所述4个帧部分中的对应一个，以重构第一分辨率的图像数据帧。此外，显示设备包括：时序控制器(TCON)，其配置为接收由FPGA重构的第一分辨率的图像数据帧。此外，显示设备包括：显示面板，其由TCON驱动以显示图像数据帧。可选地，帧切割块配置为将第一分辨率的图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，第一帧部分包含从第一行到第2K行和从第一列到第4K列的像素数据，第二帧部分包含从第一行到第2K行和从第(4K+1)列到第8K列的像素数据，第三帧部分包含从第(2K+1)行到第4K行和从第1列到第4K列的像素数据，第四帧部分包含从第(2K+1)行到第4K行和从第(4K+1)列到第8K列的像素数据。可选地，帧切割块配置为将第一分辨率的图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，第一帧部分由4K行中的第(4i+1)列中的像素数据组成，第二帧部分由4K行中的第(4i+2)列中的像素数据组成，第三帧部分由4K行中的第(4i+3)列中的像素数据组成，第四帧部分由4K行中的第(4i+4)列中的像素数据组成，其中i从0到2K-1变化。可选地，帧切割块配置为将第一分辨率的图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，第一帧部分包含全部4K行中的从第一列到第2K列的像素数据，第二帧部分包含全部4K行中的从第(2K+1)列到第4K列的像素数据，第三帧部分包含全部4K行中的从第(4K+1)列到第6K列的像素数据，第四帧部分包含全部4K行中的从第(6K+1)列到第8K列的像素数据。可选地，帧切割块配置为在经由V-By-One信道传输不同的两行视频数据之间的时间间隔期间将帧代码编码至从数据输入端接收到的图像数据帧中，其中，通过将帧代码附至图像数据的4个帧部分之前，经由V-By-One信道将帧代码传输至FPGA。可选地，帧代码包括16位代码，其中前8位用于记录第一序列号并且后8位用于记录第二序列号，第一序列号定义对应一个图像数据帧，第二序列号定义由帧切割块划分的4个帧部分中的对应部分。可选地，FPGA配置为接收与具有第一序列号的第一分辨率的图像帧以及从图像帧以一顺序划分的4个帧部分有关的帧代码。FPGA配置为基于4个帧部分的第二序列号将帧代码保存至第二外部存储器。FPGA配置为通过根据第二序列号从第二外部存储器加载4个帧部分，基于所述顺序从4个帧部分生成重构的第一分辨率的图像数据帧，并且经由TCON将重构的第一分辨率的图像数据帧发送至显示面板。可选地，SOC包括内建于ASIC芯片的4K普通操作模式和8K图片显示模式，4K普通操作模式支持以60Hz的帧率将第二分辨率的视频数据传输至FPGA，并且8K图片显示模式支持通过划分为存储在第二外部存储器中的图像数据的四个部分以所述帧率的1/4将第一分辨率的图像数据帧传输至FPGA。可选地，FPGA包括缩放块，其用于伸展第二分辨率的视频数据，以经由TCON以60Hz的帧率将第一分辨率的视频信号输出至显示面板。可选地，FPGA包括：存储器控制器，其与第二外部存储器接合；WDMA写实例块，其用于将在8K图片显示模式下从SOC接收到的包括帧代码的第二分辨率的图像数据的四个部分写至第二外部存储器；以及RDMA读实例块，其用于从第二外部存储器加载包括帧代码的第二分辨率的图像数据的四个部分。可选地，FPGA配置为基于帧代码中的第二序列号从第二分辨率的图像数据的四个部分重构第一分辨率的图像帧。FPGA配置为重复地加载基于帧代码中的第一序列号最后重构的图像帧，直到经由4个帧部分的第一分辨率的新的图像帧被保存至第二外部存储器。FPGA配置为经由TCON以60Hz的帧率有效地将第一分辨率的图像帧传输至显示面板。可选地，外部存储器包括第一DDR随机存取存储器。第二外部存储器包括第二DDR随机存取存储器。可选地，第二输入端包括USB数据端。可选地，第二输入端包括用于无线地接收图像数据的WiFi接口。另一方面，本公开提供了一种使用第二分辨率的ASIC片上方案将第一分辨率的图像帧传输至显示面板的方法。所述方法包括：接收保存在外部存储器中的具有一帧率的第一分辨率的图像数据帧。所述方法还包括：加载预先编程在ASIC片上方案的CPU中的帧切割功能，以将从外部存储器取得的第一分辨率的图像数据帧划分为第二分辨率的4个帧部分。此外，所述方法包括：将帧代码编码至图像数据帧，以记录帧的第一序列号和4个帧部分中的对应一个的第二序列号。所述方法还包括：以所述帧率的1/4将包括帧代码的4个帧部分从ASIC片上方案传输至现场可编程门阵列(FPGA)。所述方法还包括：基于第二序列号将包括帧代码的4个帧部分顺序地写入第二外部存储器。此外，所述方法包括：从第二外部存储器加载4个帧部分以基于帧代码重构第一分辨率的图像帧。所述方法还包括：重复地加载最后重构的第一分辨率的图像帧，直到经由将新的4个帧部分保存至第二外部存储器而保存了第一分辨率的新的图像帧。此外，所述方法包括：经由时序控制器(TCON)传输第一分辨率的图像帧，以基于第一分辨率的图像帧驱动显示面板以所述帧率有效地显示第一分辨率的图片。可选地，加载预先编程在ASICSOC的CPU中的帧切割功能，以将第一分辨率的图像数据帧划分为第二分辨率的4个帧部分的步骤包括：在以4K传输模式传输不同的两行视频数据之间的时间间隔期间将图像帧划分为4个相等部分。可选地，编码帧代码的步骤包括：生成16位代码，其中前8位用于记录限定第一分辨率的对应帧的第一序列号并且后8位用于记录通过帧切割块划分而来的4个帧部分中的对应一个的第二序列号。在传输4个帧部分中的该对应一个的第一行之前，将所述16位代码从SOC的帧切割块传输至FPGA。可选地，传输包括帧代码的4个帧部分的步骤包括：经由V-By-One信道将4K分辨率的对应帧部分发送至FPGA。将包括帧代码的4个帧部分写至外部存储器的步骤包括：使用FPGA中的WDMA实例块，基于帧代码中的第二序列号以一顺序将4个帧部分保存至第二外部存储器。可选地，从第二外部存储器加载4个帧部分的步骤包括：使用FPGA中本文档来自技高网...

【技术保护点】
1.一种显示设备，包括：片上方案(SOC)，所述SOC包括：显示输入端，其接收视频数据；数据输入端，其配置为接收第一分辨率的图像数据；以及中央处理单元(CPU)，其包括与图像处理器集成的帧切割块，用于以一顺序将所述第一分辨率的图像数据帧划分为第二分辨率的4个帧部分，所述SOC与外部存储器接合以保存所述第一分辨率的图像数据，所述第一分辨率高于所述第二分辨率；现场可编程门阵列(FPGA)，其配置为写、读和处理以相同的所述顺序从所述SOC发送的所述4个帧部分中的对应一个，以重构所述第一分辨率的图像数据帧；时序控制器(TCON)，其配置为接收由所述FPGA重构的所述第一分辨率的所述图像数据帧；以及显示面板，其由所述TCON驱动以显示所述图像数据帧。

【技术特征摘要】
【国外来华专利技术】1.一种显示设备，包括：片上方案(SOC)，所述SOC包括：显示输入端，其接收视频数据；数据输入端，其配置为接收第一分辨率的图像数据；以及中央处理单元(CPU)，其包括与图像处理器集成的帧切割块，用于以一顺序将所述第一分辨率的图像数据帧划分为第二分辨率的4个帧部分，所述SOC与外部存储器接合以保存所述第一分辨率的图像数据，所述第一分辨率高于所述第二分辨率；现场可编程门阵列(FPGA)，其配置为写、读和处理以相同的所述顺序从所述SOC发送的所述4个帧部分中的对应一个，以重构所述第一分辨率的图像数据帧；时序控制器(TCON)，其配置为接收由所述FPGA重构的所述第一分辨率的所述图像数据帧；以及显示面板，其由所述TCON驱动以显示所述图像数据帧。2.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分包含从第一行到第2K行和从第一列到第4K列的像素数据，所述第二帧部分包含从第一行到第2K行和从第(4K+1)列到第8K列的像素数据，所述第三帧部分包含从第(2K+1)行到第4K行和从第1列到第4K列的像素数据，所述第四帧部分包含从第(2K+1)行到第4K行和从第(4K+1)列到第8K列的像素数据。3.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分由4K行中的第(4i+1)列中的像素数据组成，所述第二帧部分由4K行中的第(4i+2)列中的像素数据组成，所述第三帧部分由4K行中的第(4i+3)列中的像素数据组成，所述第四帧部分由4K行中的第(4i+4)列中的像素数据组成，其中，i从0到2K-1变化。4.根据权利要求1所述的显示设备，其中，所述帧切割块配置为将所述第一分辨率的所述图像数据帧等分为第一帧部分、第二帧部分、第三帧部分和第四帧部分，所述第一帧部分包含全部4K行中的从第一列到第2K列的像素数据，所述第二帧部分包含全部4K行中的从第(2K+1)列到第4K列的像素数据，所述第三帧部分包含全部4K行中的从第(4K+1)列到第6K列的像素数据，所述第四帧部分包含全部4K行中的从第(6K+1)列到第8K列的像素数据。5.根据权利要求1所述的显示设备，其中，所述帧切割块配置为在经由V-By-One信道传输不同的两行视频数据之间的时间间隔期间，将帧代码编码至从所述数据输入端接收到的图像数据帧中，其中，通过将所述帧代码附至图像数据的4个帧部分之前，经由所述V-By-One信道将所述帧代码传输至所述FPGA。6.根据权利要求5所述的显示设备，其中，所述帧代码包括16位代码，其中前8位用于记录第一序列号并且后8位用于记录第二序列号，所述第一序列号定义对应一个图像数据帧，所述第二序列号定义由所述帧切割块划分而来的所述4个帧部分中的对应部分。7.根据权利要求6所述的显示设备，其中，所述FPGA配置为：接收与具有所述第一序列号的所述第一分辨率的图像帧以及从所述图像帧以一顺序划分的4个帧部分有关的所述帧代码，并且基于所述4个帧部分的所述第二序列号将所述帧代码保存至第二外部存储器；通过根据所述第二序列号从所述第二外部存储器加载所述4个帧部分，基于所述顺序从所述4个帧部分生成重构的所述第一分辨率的图像数据帧，并且经由所述TCON将所述重构的所述第一分辨率的图像数据帧发送至所述显示面板。8.根据权利要求7所述的显示设备，其中，所述SOC包括内建于ASIC芯片的4K普通操作模式和8K图片显示模式，所述4K普通操作模式支持以60Hz的帧率将所述第二分辨率的视频数据传输至所述FPGA，并且所述8K图片显示模式支持通过划分为存储在所述第二外部存储器中的图像数据的四个部分以所述帧率的1/4将所述第一分辨率的图像数据帧传输至所述FPGA。9.根据权利要求8所述的显示设备，其中，所述FPGA包括缩放块，其用于伸展所述第二分辨率的所述视频数据，以经由所述TCON以所述60Hz的帧率将所述第一分辨率的视频信号输出至所述显示面板。10.根据权利要求8所述的显示设备，其中，所述FPGA包括：存储器控制器，其与所述第二外部存储器接合；WDMA写实例块，其用于将在所述8K图片显示模式下从所述SOC接收到的包括所述帧代码的所述第二分辨率的图像数据的四个部分写至所述第二...

【专利技术属性】
技术研发人员：段然，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11