星载现场可编程门阵列及其可靠性加固方法技术

本发明专利技术公开了一种星载现场可编程门阵列及其可靠性加固方法，其中，该星载现场可编程门阵列的可靠性加固方法包括：利用不同性能的现场可编程门阵列特点和现场可编程门阵列可靠性等级差别进行硬件层次化设计；和/或在现场可编程门阵列的软件模块层面进行软件层次化设计。还可以为优化以下至少之一实现加固：硅片；封装和工艺技术；软件库；系统设计技术；分析和验证技术等。本发明专利技术提供的该星载现场可编程门阵列及其可靠性加固方法，减少了由硬件或者软件单点引起的可靠性事故，提升了整体空间环境工作可靠性。

On board field programmable gate array and its reliability strengthening method

The invention discloses an on-board field programmable gate array and its reliability reinforcement method, wherein the reliability reinforcement method of the on-board field programmable gate array includes: making use of the characteristics of the field programmable gate array with different performance and the reliability level difference of the field programmable gate array to carry out the hardware hierarchical design; and / or carrying out at the software module level of the field programmable gate array Software hierarchical design. It can also realize reinforcement for optimizing at least one of the following: silicon wafer; packaging and process technology; software library; system design technology; analysis and verification technology, etc. The on-board field programmable gate array and the reliability strengthening method thereof provided by the invention reduce the reliability accident caused by a single point of hardware or software, and improve the working reliability of the overall space environment.

【技术实现步骤摘要】
星载现场可编程门阵列及其可靠性加固方法
本专利技术涉及雷达
，尤其涉及一种星载现场可编程门阵列及其可靠性加固方法。
技术介绍
现代星载SAR(合成孔径雷达)卫星具有多通道、多模式、高分辨率、大测绘幅宽、全天时和全天候对地观测能力，广泛应用于军事、测绘和农业生产等领域，其应用形式从之前的单一卫星下传然后大量数据经地面加工后信息转发，发展到现阶段多星组网、空天地多传感器信息直接通过星间中继或者广播分发系统下发到用户手中，下发的内容也从原始电磁回波变为现在图像和目标遥感结果。无论是从遥感结果的时效性还是从结果和应用的匹配程度上现代星载SAR比传统星载SAR都有大幅度提升。为了满足应用产品性能提升，星载SAR系统中加入以FPGA(现场可编程门阵列)为核心的高性能计算系统。通过对高性能计算系统功耗、性能和可靠性设计，实现星载SAR系统稳定高效工作。空间环境对电子器件的威胁主要为充放电效应和辐射效应。产生充放电效应的原因有三点：第一、深层充放电效应；第二、表面充放电效应；第三、电流泄露效应。产生辐射效应的原因也有三点：第一、单粒子效应；第二、位移损伤效应；第三、总剂量效应；应对充放电效应的方法主要包括材料、工艺和设计接地三个方面。传统应对辐射效应的方法为硬件上增加金属蒙皮和冷热备份，软件上进行冗余设计(三模冗余)。对比应对充放电效应的方法和应对辐射效应方法现阶段还不完善。传统应对辐射效应的方法都是进行冗余设计或大规模使用宇航级器件，这样的设计思路不仅增大了体积功耗，而且会大幅度提高成本。分析空间辐射效应对FPGA的影响主要是集中在SEE(单粒子辐射效应)，产生这种效应的原因是空间高能粒子(主要是银河宇宙射线和太阳射线)撞击半导体结构产生带电粒子，使原本正常工作的电路发生反转等异常，造成电路功能失效。现阶段高性能FPGA都是SRAM型，即FPGA内部逻辑和布线资源映射存储在SRAM中，而大规模SRAM容易受单粒子影响产生SEU效应(单粒子翻转)使FPGA处理发生错误。
技术实现思路
本专利技术提供了一种星载现场可编程门阵列及其可靠性加固方法，以至少部分解决上述问题的至少之一。有鉴于此，本专利技术一方面提供了一种星载现场可编程门阵列的可靠性加固方法，包括：利用不同性能的现场可编程门阵列特点和现场可编程门阵列可靠性等级差别进行硬件层次化设计；和/或在该现场可编程门阵列的软件模块层面进行软件层次化设计。进一步的，硬件层次化设计从下至上每层依次为：SRAM型现场可编程门阵列；第一FLASH型现场可编程门阵列；第二FLASH型现场可编程门阵列；其中，第二FLASH型现场可编程门阵列的可靠性高于第一FLASH型现场可编程门阵列的可靠性，SRAM型现场可编程门阵列、第一FLASH型现场可编程门阵列和第二FLASH型现场可编程门阵列两两相连。更进一步的，该硬件化层次设计的层数为N层，其中，第一层为SRAM型现场可编程门阵列，第二至第N层为FLASH型现场可编程门阵列，且该第二至第N层的FLASH型现场可编程门阵列的可靠性依次递增。软件层次化设计从下至上依次为：第一可靠模块，包括基础运算模块、外设控制模块和接口数传模块；第二可靠模块，包括算法流程控制模块和数据存储控制模块；第三可靠模块，包括功能流程控制模块，各流程监控模块；其中，第一可靠模块的可靠性＜第二可靠模块的可靠性＜第三可靠模块的可靠性。更进一步的，第一可靠模块进行航天标准硬件描述语言审查；第二可靠模块进行三模冗余操作；第三可靠模块进行三模冗余和动态刷新操作。本专利技术提供的该星载现场可编程门阵列的可靠性加固方法，还可以通过利用以下至少之一实现：硅片：对电路和扇出进行优化；封装和工艺技术：对封装材料和封装工艺进行优化；软件库：提供针对单粒子反转效应的软件库；系统设计技术：提供工具可进行冗余设计、看门狗和逻辑分离优化；分析和验证技术：提供软件功能库进行模拟故障注入验证现场可编程门阵列抗单粒子性能。基于上述提到的星载现场可编程门阵列的可靠性加固方法，本专利技术还提供了一种星载现场可编程门阵列，基于以上加固方法实现。本专利技术提供的该星载现场可编程门阵列的可靠性加固方法，采用上述技术方案，具有以下有益效果：(1)硬件软件同时进行层次化设计，减少了由硬件或者软件单点引起的可靠性事故，提升了整体空间环境工作可靠性；(2)硬件层次化设计，减少了由选用高等级器件带来的高成本；(3)软件层次化设计，减少了由于冗余设计带来的大规模资源闲置浪费，分层次提升软件工作可靠性；(4)软硬件多种手段结合对核心高性能FPGA加固，全方位提升了该FPGA空间环境可靠性。附图说明图1是本专利技术一实施例的硬件冗余备份结构；图2是本专利技术一实施例的软件三模冗余结构；图3是本专利技术一实施例的层次化硬件可靠性加固方案；图4是本专利技术一实施例的层次化软件可靠性加固方案；图5是本专利技术一实施例中通过多种手段对单一FPGA进行加固的方案；图6是本专利技术一实施例的星载FPGA可靠性加固方法在工程中应用。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。现有技术中，为减少或避免SEU造成的危害，现阶段用的最多的是硬件备份和软件三模冗余技术。应用方案如图1和图2所示，而此种技术易造成
技术介绍
中所述的诸多缺陷。因此，本专利技术针对以上技术不足，提供一种星载现场可编程门阵列(FPGA)及其可靠性加固方法。具体的，该方法由两点组成：第一点是总体加固方案设计，利用各类FPGA器件硬件特点和软件模块功能特点进行层次化设计，提升FPGA系统整体的工作稳定性；第二点是利用多种手段针对单一FPGA进行加固。本专利技术第一实施例提供了一种总体加固方案设计方法，表现为上述硬件层次化设计和软件层次化设计的组合，具体表现为：FPGA是一种全可重构编程的逻辑器件，随技术进步和应用领域拓展，现阶段FPGA技术主要分为两大类：一类是以高性能为核心的SRAM型FPGA，另一类是以高可靠为核心的FLASH型FPGA。FLASH型FPGA对空间辐射坏境是免疫的，而SRAM型FPGA很容易受其影响，所以利用两种不同类型FPGA特点和FPGA可靠性等级差别可以搭建层次化的硬件加固方案，本实施例中，该方案共分为三层，由上到下分别为第二FLASH型现场可编程门阵列(宇航级FLASH型FPGA)、第一FLASH型现场可编程门阵列(军级FLASH型FPGA)和SRAM型现场可编程门阵列(工业级SRAM型FPGA)，其系统拓扑结构如图3所示，可以看出，宇航级FLASH型FPGA的可靠性高于军级FLASH型FPGA的可靠性，且工业级SRAM型FPGA、军级FLASH型FPGA和宇航级FLASH型FPGA两两相连。硬件是星载处理功能实现的载体，软件是功能实现的核心，为提高软件空间环境工作稳定性，基于上述硬件化层次设计，在软件模块层面也进行层次化设计。软件模块共分为三层从高到低依次为高可靠模块、一般可靠模块和低可靠模块，其可靠性逐层依次降低。层次化结构如图4所示，高可靠模块作为第三可靠模块，包括功能流程控制模块，各流程监控模块；一般可靠模块作为第二可靠模块，包括算法流程控制模块和数据存储控制模块；低可靠模块作为第一可靠模块，包括基础运算模块、外本文档来自技高网...

【技术保护点】
1.一种星载现场可编程门阵列的可靠性加固方法，其特征在于，包括：利用不同性能的现场可编程门阵列特点和现场可编程门阵列可靠性等级差别进行硬件层次化设计；和/或在所述现场可编程门阵列的软件模块层面进行软件层次化设计。

【技术特征摘要】
1.一种星载现场可编程门阵列的可靠性加固方法，其特征在于，包括：利用不同性能的现场可编程门阵列特点和现场可编程门阵列可靠性等级差别进行硬件层次化设计；和/或在所述现场可编程门阵列的软件模块层面进行软件层次化设计。2.根据权利要求1所述的星载现场可编程门阵列的可靠性加固方法，其特征在于，所述硬件层次化设计从下至上每层依次为：SRAM型现场可编程门阵列；第一FLASH型现场可编程门阵列；第二FLASH型现场可编程门阵列；其中，所述第二FLASH型现场可编程门阵列的可靠性高于所述第一FLASH型现场可编程门阵列的可靠性，所述SRAM型现场可编程门阵列、第一FLASH型现场可编程门阵列和第二FLASH型现场可编程门阵列两两相连。3.根据权利要求2所述的星载现场可编程门阵列的可靠性加固方法，其特征在于，所述硬件化层次设计的层数为N层，其中，第一层为SRAM型现场可编程门阵列，第二至第N层为FLASH型现场可编程门阵列，且所述第二至第N层的FLASH型现场可编程门阵列的可靠性依次递增。4.根据权利要求1所述的星载现场可编程门阵列的可靠性加固方法，其特征在于，所述软件层次化设计从下至上依次为：第一可靠模块，包括基础运算模块...

【专利技术属性】
技术研发人员：曹越，刘霖，江率，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：北京,11