阵列基板、显示面板及显示设备制造技术

本实用新型专利技术公开一种阵列基板、显示面板及显示设备，其中，所述阵列基板包括：衬底基板，若干条栅极线和数据线，覆盖于所述衬底基板上，所述栅极线和数据线彼此交叉形成有多个像素区域；多个像素结构，每一像素结构包括覆盖于栅极线上的薄膜晶体管和位于一所述像素区域内的像素电极；所述像素电极与所述薄膜晶体管于所述栅极线的上方电连接。本实用新型专利技术技术方案的显示面板开口率高，显示效果好。

Array base plate, display panel and display equipment

【技术实现步骤摘要】
阵列基板、显示面板及显示设备
本技术涉及液晶显示
，特别涉及一种阵列基板和应用该阵列基板的显示面板及显示设备。
技术介绍
液晶显示器的液晶显示面板包含数个像素，而每个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元构成。请参阅图1，图1是一般液晶显示面板的像素单元示意图，结构中包括数据线、栅极线、薄膜晶体管(Thinfilmtransistor，TFT)和像素电极，由于自身特性，栅极线和数据线对应于遮光区域，像素电极位于透光区域，为了将数据线上的信号传到像素电极上，薄膜晶体管分别与数据线和像素电极连接。目前，薄膜晶体管与像素电极的连接结构影响了像素结构的开口率，从而使得显示面板的显示效果不佳。
技术实现思路
本技术的主要目的是提供一种阵列基板，旨在提高像素结构的开口率，改善显示效果。为实现上述目的，本技术提出的阵列基板，包括：衬底基板，若干条栅极线和数据线，覆盖于所述衬底基板上，所述栅极线和数据线彼此交叉形成有多个像素区域；多个像素结构，每一像素结构包括覆盖于栅极线上的薄膜晶体管和位于一所述像素区域内的像素电极；所述像素电极与所述薄膜晶体管于所述栅极线的上方电连接。本申请的一实施例中，所述薄膜晶体管包括与栅极线电连接的栅极、设于所述栅极线上方的半导体层、覆盖于所述半导体层并间隔设置的第一极和第二极，所述第二极与所述数据线电连接，所述像素电极与所述第一极电连接。本申请的一实施例中，还包括第一隔离层和第二隔离层，所述第一隔离层设于所述栅极与所述半导体层之间，所述第二隔离层覆盖于所述第一极和第二极，所述像素电极覆盖于所述第二隔离层并与所述第一极电连接。本申请的一实施例中，所述第二隔离层开设有连接口，所述像素电极设有一连接分支，所述连接分支由所述像素电极的边缘延伸至所述连接口，并穿过所述连接口与所述第一极抵接。本申请的一实施例中，所述连接分支覆盖于所述连接口的周缘，并于所述连接口的周缘向四周延伸。本申请的一实施例中，所述连接分支与所述第一极的接触面积范围为10～80平方微米。本申请的一实施例中，所述像素电极具有交叉设置的公共电极和由所述公共电极分割形成的多个畴，每一所述畴内设有多个分支，多个分支平行间隔排布，且与所述栅极线或数据线呈夹角设置。本申请的一实施例中，所述公共电极交叉呈十字型，多个分支以所述公共电极的交叉点为圆心呈放射状分布，两相邻所述分支之间形成有切口。本技术还提出一种显示面板，包括如上所述的阵列基板、彩色基板和液晶层，所述彩色基板与所述阵列基板形成密封空间，所述液晶层设于所述密封空间。本技术还提出一种显示设备，包括如上所述的显示面板及与所述显示面板连接的背光模组。本技术技术方案中，阵列基板上的数据线和栅极线将阵列基板分割成多个像素区域，每一像素单元设有薄膜晶体管，从而实现对每一像素结构的独立控制；同时，薄膜晶体管设置在栅极线上，不影响光线穿透，且像素电极与薄膜晶体管的连接设于栅极线的上方，两者的连接结构减小了占据透光区域的面积，从而提高了像素结构的开口率，进而提高了光线的穿透率，有效改善显示效果和品质。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为现有的阵列基板一实施例中像素单元的结构示意图；图2为本技术阵列基板一实施例中一像素单元的部分结构示意图；图3为图2所示阵列基板沿A-A线的剖视图；图4为本技术阵列基板另一实施例中一像素单元的部分结构示意图。附图标号说明：标号名称标号名称标号名称1a薄膜晶体管4像素结构422公共电极2a像素电极41薄膜晶体管423像素分支3a扫描线411栅极424切口4a栅极线412半导体层43第一隔离层100阵列基板413第一极44第二隔离层1衬底基板414第二极441连接口2栅极线42像素电极3数据线421连接分支本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。在本技术中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。另外，在本技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。本技术提出一种阵列基板100。请参照图2和图3，在本技术实施例中，该阵列基板100包括：衬底基板1，若干条栅极线2和数据线3，覆盖于所述衬底基板1上，所述栅极线2和数据线3彼此交叉形成有多个像素区域；多个像素结构4，每一像素结构4包括覆盖于栅极线2上的薄膜晶体管41和位于一所述像素区域内的像素电极42；所述像素电极42与所述薄膜晶体管41于所述栅极线2的上方电连接。本实施例中，阵列基板100为薄膜晶体管基板，即，TFT基板。其包括的衬底基板1的材质为透明玻璃板，不影响背光源的穿过，提供基础的载体，但衬底基板1不导电，因用于显示的液晶分子的运动和排列均需要电子来驱动，故而液晶的载体玻璃上必须有能够导电的部分来控制液晶的运动，因此在衬底基板1上依次加入数据线3、栅极线2、薄膜晶体管41及像素电极42，且上述元件均通过镀膜、曝光、显影与蚀刻工艺层层叠加到衬底基板1上，保证结构的稳定性。数据线3和栅极线2均是由不透光有色金属材料制得，数据线3接收来自数据驱动电路的数据信号，输送要显示的内容，栅极线2将该数据信号写入像素电极42，并为薄膜晶体管41提供开启关闭的电压，像素电极42在导通电路时对液晶分子进行驱动，从而使得光线通过显示所需要的内容。俯视阵列基板100时，数据线3和栅极线2通过垂直交叉形成多个像素区域，每个像素单元内设有薄膜晶体管41和像素电极42，且薄膜晶体管41设于栅极线2上，像素电极42位于每一像素区域内。阵列基板1本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：衬底基板，若干条栅极线和数据线，覆盖于所述衬底基板上，所述栅极线和数据线彼此交叉形成有多个像素区域；多个像素结构，每一像素结构包括覆盖于栅极线上的薄膜晶体管和位于一所述像素区域内的像素电极；所述薄膜晶体管包括与栅极线电连接的栅极，所述像素电极与所述薄膜晶体管于所述栅极线和所述栅极的上方电连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板，若干条栅极线和数据线，覆盖于所述衬底基板上，所述栅极线和数据线彼此交叉形成有多个像素区域；多个像素结构，每一像素结构包括覆盖于栅极线上的薄膜晶体管和位于一所述像素区域内的像素电极；所述薄膜晶体管包括与栅极线电连接的栅极，所述像素电极与所述薄膜晶体管于所述栅极线和所述栅极的上方电连接。2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括设于所述栅极线上方的半导体层、覆盖于所述半导体层并间隔设置的第一极和第二极，所述第二极与所述数据线电连接，所述像素电极与所述第一极电连接。3.如权利要求2所述的阵列基板，其特征在于，还包括第一隔离层和第二隔离层，所述第一隔离层设于所述栅极与所述半导体层之间，所述第二隔离层覆盖于所述第一极和第二极，所述像素电极覆盖于所述第二隔离层并与所述第一极电连接。4.如权利要求3所述的阵列基板，其特征在于，所述第二隔离层开设有连接口，所述像素电极设有一连接分支，所述连接分支由所述像素电极的边缘延伸至...

【专利技术属性】
技术研发人员：李泽尧，
申请(专利权)人：重庆惠科金渝光电科技有限公司，惠科股份有限公司，
类型：新型
国别省市：重庆,50