通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法技术

在一个实施方式中，提供了一种在处理腔室中在基板上形成非晶硅层的方法。所述方法包括在基板上方沉积预确定的厚度的牺牲介电层。所述方法进一步包括通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征。所述方法进一步包括对所述图案化特征进行等离子体处理。所述方法进一步包括在所述图案化特征以及所述基板的所述暴露上表面上沉积非晶硅层。所述方法进一步包括使用各向异性蚀刻处理选择性地从所述图案化特征的上表面和所述基板的所述上表面去除所述非晶硅层以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。

Treatment method of improving the film roughness by improving the nucleation / adhesion of silica

【技术实现步骤摘要】
【国外来华专利技术】通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法
本文所述的实施方式整体涉及集成电路的制造，并且具体地涉及间隔件的形成。
技术介绍
集成电路已发展成可在单个芯片上包括数百万个晶体管、电容器和电阻器的复杂器件。芯片设计的发展一直涉及更快的电路和更高的电路密度。对具有更大的电路密度的更快的电路的需求对用来制造这种集成电路的材料提出了相应的需求。具体地，随着集成电路部件的尺寸减小到亚微米级，现在必须使用低电阻率导电材料以及低介电常数绝缘材料以从此类部件中获得合适的电气性能。然而，这些低介电常数绝缘材料通常存在粗糙度问题，这增加了随后沉积的膜中的粗糙度并可能影响膜之间的粘附。因此，需要形成具有减小的粗糙度的薄膜的改善的方法。
技术实现思路
本文所述的实施方式整体涉及集成电路的制造，并且具体地涉及间隔件的形成。在一个实施方式中，提供了一种在处理腔室中在基板上形成非晶硅层的方法。所述方法包括在基板上沉积预确定的厚度的牺牲介电层。所述方法进一步包括通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征。所述方法进一步包括对所述图案化特征进行等离子体处理。所述方法进一步包括在所本文档来自技高网...

【技术保护点】
1.一种在处理腔室中在基板上形成非晶硅层的方法，包括：在基板上沉积预确定的厚度的牺牲介电层；通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征；对所述图案化特征进行等离子体处理；在所述图案化特征以及所述基板的所暴露的上表面上沉积非晶硅层；以及使用各向异性蚀刻处理选择性地从所述图案化特征的上表面和所述基板的所述上表面去除所述非晶硅层以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。

【技术特征摘要】
【国外来华专利技术】2017.04.07 US 62/482,8721.一种在处理腔室中在基板上形成非晶硅层的方法，包括：在基板上沉积预确定的厚度的牺牲介电层；通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征；对所述图案化特征进行等离子体处理；在所述图案化特征以及所述基板的所暴露的上表面上沉积非晶硅层；以及使用各向异性蚀刻处理选择性地从所述图案化特征的上表面和所述基板的所述上表面去除所述非晶硅层以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。2.如权利要求1所述的方法，其中执行所述等离子体处理包括：使处理气体流入所述处理腔室中；以及在所述处理腔室中产生等离子体以处理所述基板的所述图案化特征。3.如权利要求2所述的方法，其中所述处理气体包括氩。4.如权利要求2所述的方法，其中所述处理气体包括氩、氢、氮、一氧化二氮、氨以及以上项的组合中的一种。5.如权利要求1所述的方法，其中所述对所述图案化特征进行等离子体处理和所述在所述图案化特征以及所述基板的所暴露的上表面上沉积非晶硅层是在同一个处理腔室中进行的。6.如权利要求1所述的方法，其中所述牺牲介电层包括氧化硅。...

【专利技术属性】
技术研发人员：程睿，A·B·玛里克，陈一宏，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US