去除高深宽比结构中的Ⅲ-V材料的方法技术

提供了用于形成半导体器件(诸如FinFET)的方法。在一个实施方式中，一种鳍片结构处理方法包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第III‑V族半导体材料来在第一鳍片的剩余部分的表面上形成特征；以及执行蚀刻操作以用蚀刻气体来蚀刻特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与沉积操作相同的腔室中执行。

The method of removing \u2162 - V material in high aspect ratio structure

【技术实现步骤摘要】
去除高深宽比结构中的III-V材料的方法
本专利技术的实施方式总的来说涉及用于形成半导体器件的方法，并且更具体来说，涉及用于形成鳍式场效晶体管(FinFet)的方法。
技术介绍
FinFET器件通常包括具有高深宽比的半导体鳍片，其中用于晶体管的沟道和源极/漏极区域在所述半导体鳍片之上形成。利用沟道和源极/漏极区域的增加的表面积的优点，栅极电极随后在鳍片器件的一部分之上和旁边形成，以生产更快、更可靠且更好控制的半导体晶体管器件。FinFET的进一步优点包括减少短沟道效应并且提供较高电流。在去除或修整图案化的晶片上的III-V材料(诸如GaAs、InGaAs和InP)期间，用于制造FinFET的常规技术经受挑战。这种挑战包括：相对于Si、SiOx和SiNx选择性地蚀刻III-V半导体材料；难以到达高深宽比结构中的沟槽的底部(＜30nm)；热预算极限；以及针对基板处理腔室的砷污染和消除限制。因此，存在对用于鳍片结构制造的改进的方法的需要。
技术实现思路
提供了用于形成半导体器件(诸如FinFET)的方法。在一个实施方式中，一种鳍片结构处理方法包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第III-V族半导体材料来在第一鳍片的剩余部分的表面上形成特征；以及执行蚀刻操作以用蚀刻气体来蚀刻特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与沉积操作相同的腔室中执行。在另一个实施方式中，一种鳍片结构处理方法包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第III-V族半导体材料来在第一鳍片的剩余部分的表面上形成特征；通过化学机械抛光工艺来平坦化第III-V族半导体材料；执行蚀刻操作以用蚀刻气体来蚀刻特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与沉积操作相同的腔室中执行；以及在第一鳍片的剩余部分的表面上形成填充材料，其中所述填充材料形成在多个开口中的对应的开口内。在另一个实施方式中，一种鳍片结构处理方法包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第III-V族半导体材料来在第一鳍片的剩余部分的表面上形成特征；通过化学机械抛光工艺来平坦化第III-V族半导体材料；执行蚀刻操作以用蚀刻气体来蚀刻特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与沉积操作相同的腔室中执行，并且其中所述蚀刻气体是HCl；将含氢气体、运载气体或其组合输送到基板处理环境；以及在第一鳍片的剩余部分的表面上形成填充材料，其中所述填充材料形成在多个开口中的对应的开口内。附图说明为了以能够详细地理解本公开内容的上述特征的方式，可以参考各个实施方式进行对上文简要地概述的本公开内容的更具体描述，所述各个实施方式中的一些实施方式在附图中示出。然而，应注意，附图仅示出示例性实施方式并由此不被认为限制其范围，并且可以允许其它等效实施方式。图1是根据本文所述的一个实施方式的半导体结构的透视图。图2A至图2H示出根据本文所述的一个实施方式的用于形成半导体器件的工艺。图3A至图3C示出根据本文所述的另一个实施方式的用于形成半导体器件的工艺。图4A示出根据一些实施方式的用于鳍片结构处理的方法的操作。图4B示出根据一些实施方式的用于鳍片结构处理的方法的操作，图4C示出根据一些实施方式的用于鳍片结构处理的方法的操作。为了便于理解，在可能情况下，已经使用相同的参考数字来表示图中共用的相同元件。可以预期到，可以将一个实施方式的元件和特征有利地结合在其它实施方式中而不另外详述。具体实施方式图1是根据本文所述的一个实施方式的半导体结构100的透视图。半导体结构100可包括基板101、多个鳍片102(仅示出两个，但所述结构可具有两个以上的鳍片)、设置在基板101上的相邻鳍片102之间的介电材料104、以及设置在介电材料104上且在每个鳍片102的一部分之上的栅极电极110。基板101可以是块状硅基板，并且可以掺杂有p型或n型杂质。替代性地，基板101可由其它基板材料制造，所述其他材料包括锗、硅锗和其它类似材料。多个鳍片102可由与基板101相同的材料制造。介电材料104可形成隔离区域，诸如浅沟槽隔离(STI)区域，并且可由氧化硅、氮化硅、氮氧化硅、氮碳化硅或任何其它合适的介电材料制造。如图1所示，多个鳍片102中的每个鳍片在介电材料104的上表面上方延伸一距离。栅极电介质108形成在栅极电极110与多个鳍片102之间。栅极电介质108促进栅极电极110与多个鳍片102之间的电隔离。栅极电介质108可由氮化硅、氧化硅、氧化铪、氮氧化硅铪、硅酸铪、氧化硅铪或任何其它合适的栅极电介质材料制造。栅极电极110可由多晶硅、非晶硅、锗、硅锗、金属或金属合金制造。图2A至图2H示出根据本文所述的一个实施方式的用于形成半导体器件的工艺。图2A是半导体结构100的侧视图。半导体结构100包括在介电材料104的上表面201之上延伸的多个鳍片102(图示三个)以及栅极电极110。为了清楚起见，省略栅极电介质108和基板101。接下来，如图2B所示，去除每个鳍片102的一部分以暴露鳍片102的剩余部分204的表面202。如下文论述，去除每个鳍片102的一部分可通过选择性蚀刻工艺，因此栅极电极110和介电材料104没有显著受到去除鳍片102的一部分影响。换句话说，由于鳍片102、栅极电极110和介电材料104由不同材料制成，选择蚀刻化学物质，使得鳍片102的蚀刻速率远快于栅极电极110和介电材料104的蚀刻速率。每个鳍片102的剩余部分204的表面202从介电材料的上表面201凹陷。如图2C所示，特征206(诸如柱或脊)形成在每个鳍片102的剩余部分204的表面202上。在图2C的视图中，特征206出现在前景中，而栅极电极110出现在背景中。在形成特征206之前，在表面201和202上形成的任何天然氧化物可通过预清洁工艺来去除。特征206可形成在外延沉积腔室(诸如III-V生长腔室)中。一种用于执行外延沉积的合适的装置是可从加利福利亚州圣克拉拉市的应用材料公司(AppliedMaterials，Inc.，SantaClara，CA)获得的CENTURATMRPEpi平台。在一个实施方式中，每个特征206是通过在每个鳍片102的剩余部分204的表面202上首先形成成核层来形成的。在形成成核层期间，基板101(图1)被保持在范围为从约摄氏300度至约摄氏400度的温度下，并且外延沉积腔室可具有小于约100托(Torr)的压力。成核层可具有范围为从约50埃至约100埃的厚度。在形成成核层之后，将基板101(图1)加热到范围为从约摄氏500度至约摄氏600度的温度，外延沉积腔室的压力从约100托减小到约40托，并形成特征206。用于形成成核层和特征206的材料包括第III-V族半导本文档来自技高网...

【技术保护点】
1.一种鳍片结构处理方法，包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第1II‑V族半导体材料来在所述第一鳍片的所述剩余部分的所述表面上形成特征；以及执行蚀刻操作以用蚀刻气体来蚀刻所述特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与所述沉积操作相同的腔室中执行。

【技术特征摘要】
2018.04.24 US 62/662,0081.一种鳍片结构处理方法，包括：去除形成在基板上的多个鳍片中的第一鳍片的一部分以暴露所述第一鳍片的剩余部分的表面，其中所述鳍片与形成在所述基板上的介电材料结构相邻；执行沉积操作以通过在基板处理环境中沉积第1II-V族半导体材料来在所述第一鳍片的所述剩余部分的所述表面上形成特征；以及执行蚀刻操作以用蚀刻气体来蚀刻所述特征，以在相邻的介电材料结构之间形成多个开口，其中所述蚀刻操作在与所述沉积操作相同的腔室中执行。2.如权利要求1所述的方法，进一步包括通过化学机械抛光工艺来平坦化所述第III-V族半导体材料。3.如权利要求1所述的方法，其中所述基板处理环境是外延沉积腔室。4.如权利要求3所述的方法，其中所述蚀刻气体是含氯气体。5.如权利要求4所述的方法，其中所述含氯气体是HCl。6.如权利要求1所述的方法，进一步包括在所述第一鳍片的所述剩余部分的所述表面上形成填充材料，其中所述填充材料形成在所述多个开口中的对应的开口内。7.如权利要求1所述的方法，其中在所述蚀刻操作的至少一部分期间，所述基板的温度在约300℃与约800℃之间，并且所述基板处理环境的压力在约1托与约100托之间。8.如权利要求1所述的方法，其中对于300mm晶片来说，以在约1sccm与约500sccm之间的流率将所述蚀刻气体输送到所述基板处理环境。9.如权利要求1所述的方法，其中将所述蚀刻气体输送到具有含氢气体、运载气体或其组合的所述基板处理环境。10.如权利要求9所述的方法，其中所述运载气体是N2或Ar。11.如权利要求10所述的方法，其中以在约1slm与约20slm之间的流率将所述运载气体输送到所述基板处理环境。12.如权利要求1所述的方法，进一步包括通过腔室消除装置从流出物流去除物质，所述流出物流从所述基板处理环境流出。13.一种鳍片结构处理...

【专利技术属性】
技术研发人员：鲍新宇，张郢，周清军，林永振，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US