数据加权平均电路制造技术

本公开的实施例涉及数据加权平均电路。温度计编码的输入信号的数据加权平均通过以下来完成：控制交叉开关矩阵的操作以使用响应于数据加权平均输出信号的前一周期的反馈而生成的控制信号来生成数据加权平均输出信号的当前周期。基于前一周期中数据加权平均输出信号的结束逻辑转变的检测，控制信号指定当前周期中针对数据加权平均输出信号的开始逻辑转变的比特位置。本公开的实施例具有非常低的计算延迟并且减轻了对解码器电路和加法器电路的需要。

【技术实现步骤摘要】
数据加权平均电路
本公开涉及信号处理领域，并且特别地，涉及一种数据加权平均架构。
技术介绍
对于高速数据转换器通常采用数据加权平均(DWA)算法作为解决方案来实现动态元件匹配(DEM)。图1图示了没有采用DWA的数据转换器102和采用DWA的数据转换器104的操作的比较。数据字110被接收并且由转换器电路处理以致动数模转换器(DAC)的输出元件(OE)。在该示例中，DAC包括七个输出元件。对于数据转换器102，数据字110由温度计解码器120解码以生成控制信号122，控制信号122的数据比特选择性地致动输出元件124。如果数据字具有为3的值(二进制格式<0,1,1>)，则温度计解码器120解码该字以生成具有为<1,1,1,0,0,0,0>的值的七比特控制信号122，该七比特控制信号122使得从左侧起前三个输出元件124被致动。阴影框指示被激活的输出元件，同时非阴影框指示被去激活的输出元件。如果下一数据字具有为1(二进制格式<0,0,1>)的值，则温度计解码器120解码该字以生成具有为<1,0,0,0,0,0,0>的值的七比特控制信号122，该七比特控制信号122使得仅从左侧起第一输出元件124被致动。对于具有5和4的值的下一数据字的操作也被示出。应注意的是，该数据转换器102不成比例地致动输出元件124。换而言之，DAC的左侧上的输出元件将比DAC右侧上的输出元件更频繁地被致动。这在当DAC的所有输出元件124完全相同时的理想场景中，将不是问题。然而，在实际设计中，这种不匹配存在并且在输出处表现为输出信号的本底噪声的增加。这会负面地影响DAC的性能并且导致信噪比的降低。DWA算法确保跨一元输出元件124的不匹配是高通过的并且被推出感兴趣的频带之外。这类似于一阶噪声整形。对于数据转换器104，数据字110由实现数据加权平均(DWA)算法的动态元件匹配(DEM)电路130来处理以生成控制信号132，控制信号132的数据比特选择性地致动输出元件(OE)134。如果数据字具有为3(二进制格式<0,1,1>)的值，则温度计解码器120解码该字以生成具有为<1,1,1,0,0,0,0>的值的七比特控制信号122，其使得从左侧起前三个输出元件124被致动。阴影框指示被激活的输出元件，同时非阴影框指示被去激活的输出元件。在此刻，相比于数据转换器102，数据转换器104的操作不存在差别。如果下一数据字具有为1(二进制格式<0,0,1>)的值，则温度计解码器120解码该字以生成具有为<0,0,0,1,0,0,0>的值的七比特控制信号122，其使得下一顺序的一个(即，仅第四)输出元件124被致动。如果下一数据字具有为5(二进制格式<1,0,1>)的值，则温度计解码器120解码该字以生成具有为<1,1,0,0,1,1,1>的值的七比特控制信号122，其使得下一顺序的五个(即，后三个和前两个)输出元件124被致动(在这种情况下需要从右侧回绕(wraparound)到左侧)。具有为4的值的下一数据字的操作也被示出，其引起下一顺序的四个输出元件的致动。应注意的是，该数据转换器104随时间将相对均等地致动所有的输出元件124。尽管相对于数模转换器的输出元件存在不匹配，但数据加权平均算法使得致动在所有输出元件上相对均等地分布。归因于输出元件不匹配的噪声由DWA整形，DWA有利地平均掉感兴趣的频带中的不匹配误差。用于实现高速数据转换器的、采用数据加权平均算法来实现动态元件匹配的电路是本领域技术人员公知的。这种电路的一个示例是在图2中示出，图2图示了使用时间交错参考DWA架构的连续时间积分三角调制器(sigma-deltamodulator)的框图。图2电路的配置和操作将不在本文中讨论，因为该信息可以通过参考Dayanik等人的“A5GS/s156MHzBW70dBDRContinuous-TimeSigma-DeltaModulatorwithTime-InterleavedReferenceData-WeightedAveraging,”2017SymposiumonVLICircuits,2017(通过引用并入本文)获得。该解决方案和本领域技术人员已知的其他类似解决方案的关切点包括：由于高转换时间，操作是冗长的，这限制了吞吐量和性能；电路面积和功率效率低下；以及交错的使用引入高度的复杂性。用于执行动态索引功能对解码器和加法器逻辑的需要进一步说明了这种复杂性。电路的性能也受到使用多条平行路径进行交错的不利影响。因此，本领域需要一种高速数据转换器，该高速数据转换器在低计算延迟情况下操作并且面积和功率效率高。所需的电路应优选地避免使用复杂的解码器和加法器电路，并且避免使用交错结构。
技术实现思路
为了解决上述和其他潜在问题，本公开提供了数据加权平均电路。提供本
技术实现思路
以引入在下文具体实施方式中被进一步描述的概念的选择。本
技术实现思路
并不旨在标识所要求保护的技术方案的关键或基本特征，也不旨在用作限制所要求保护的技术方案的范围的辅助。在一个实施例中，一种用于从温度计码(thermometriccode)信号来生成数据加权平均信号的电路，包括：交叉开关矩阵，该交叉开关矩阵具有被配置成接收温度计码信号的输入、以及被配置成输出数据加权平均信号的输出，其中通过交叉开关矩阵的在输入与输出之间的变换(switching)由交叉选择信号控制；以及控制电路，被配置成接收数据加权平均信号的前一时间周期，以及从数据加权平均信号的前一时间周期中确定数据加权平均信号的前一时间周期内的其中结束逻辑转变出现的比特位置，以及生成交叉选择信号以控制通过交叉开关矩阵的在输入与输出之间的变换来选择数据加权平均信号的当前时间周期内的其中开始逻辑转变出现的比特位置。在一个实施例中，一种电路包括：输入数据总线，该输入数据总线承载以温度计编码格式的多比特输入数据字；交叉开关矩阵，该交叉开关矩阵具有被耦合到输入数据总线以接收多比特输入数据字的开关输入以及被配置成输出多比特输出数据字的开关输出，多比特输出数据字是温度计编码的多比特输入数据字的数据加权平均(DWA)转换；以及DWA控制电路，该DWA控制电路被配置成接收多比特输出数据字，以及从多比特输出数据字生成多比特选择信号，该多比特选择信号由选择数据总线施加以控制交叉开关矩阵的输入；其中交叉开关矩阵被配置成响应于多比特选择信号来操作以选择性地将开关输入映射到开关输出，以实现温度计编码的多比特输入数据字的DWA转换以输出多比特输出数据字。本公开的实施例具有非常低的计算延迟并且减轻了对解码器电路和加法器电路的需要。附图说明图1将不采用数据加权平均(DWA)算法的数据转换器和采用DWA的数据转换器的操作进行比较。图2示出了如现有技术中已知的使用时间交错参考DWA架构的连续时间积分三角调制器的框图。图3是根据一个实施例的DWA电路的框图。图4是使用如图3的DWA电路中所使用的交叉开关的复用器的逻辑表示。图5是如在图3的DWA电路中所使用的DWA控制电路的电路图。图6是针对图3的DWA电路操作的时序图。具体实施方本文档来自技高网...

【技术保护点】
1.一种数据加权平均电路，用于从温度计码信号生成数据加权平均信号，其特征在于，所述电路包括：交叉开关矩阵，具有被配置成接收所述温度计码信号的输入和被配置成输出所述数据加权平均信号的输出，其中通过所述交叉开关矩阵的在所述输入与所述输出之间的变换由交叉选择信号控制；以及控制电路，被配置成接收所述数据加权平均信号的前一时间周期，并且从所述数据加权平均信号的所述前一时间周期的比特来确定所述数据加权平均信号的所述前一时间周期内的其中结束逻辑转变出现的比特位置，并且生成所述交叉选择信号以控制通过所述交叉开关矩阵的在所述输入与所述输出之间的变换，以选择所述数据加权平均信号的当前时间周期内的其中开始逻辑转变出现的比特位置。

【技术特征摘要】
2018.01.08 US 15/864,2331.一种数据加权平均电路，用于从温度计码信号生成数据加权平均信号，其特征在于，所述电路包括：交叉开关矩阵，具有被配置成接收所述温度计码信号的输入和被配置成输出所述数据加权平均信号的输出，其中通过所述交叉开关矩阵的在所述输入与所述输出之间的变换由交叉选择信号控制；以及控制电路，被配置成接收所述数据加权平均信号的前一时间周期，并且从所述数据加权平均信号的所述前一时间周期的比特来确定所述数据加权平均信号的所述前一时间周期内的其中结束逻辑转变出现的比特位置，并且生成所述交叉选择信号以控制通过所述交叉开关矩阵的在所述输入与所述输出之间的变换，以选择所述数据加权平均信号的当前时间周期内的其中开始逻辑转变出现的比特位置。2.根据权利要求1所述的电路，其特征在于，所述数据加权平均信号包括多个比特，并且其中所述控制电路包括逻辑电路，所述逻辑电路被配置成逻辑地组合所述数据加权平均信号的所述多个比特，以检测所述数据加权平均信号的其中所述结束逻辑转变出现的所述比特位置。3.根据权利要求2所述的电路，其特征在于，所述逻辑电路包括多个与门，每个与门具有被耦合为接收所述数据加权平均信号的一个比特的第一输入、以及被耦合为接收所述数据加权信号的另一比特的第二输入，其中所述一个比特和所述另一比特是所述数据加权平均信号内的相邻比特。4.根据权利要求2所述的电路，其特征在于，所述逻辑电路生成选择输入信号，所述选择输入信号指定所述数据加权平均信号的其中所述开始逻辑转变出现的所述比特位置。5.根据权利要求4所述的电路，其特征在于，所述控制电路还包括数据存储电路，所述数据存储电路响应于加载时钟信号而存储所述选择输入信号并且输出所述交叉选择信号。6.根据权利要求5所述的电路，其特征在于，所述控制电路还包括时钟生成电路，所述时钟生成电路被配置成生成所述加载时钟信号。7.根据权利要求6所述的电路，其特征在于，所述时钟生成电路包括检测电路，所述检测电路被配置成检测针对所述温度计码信号的比特的全逻辑1状态，并且响应于此而禁用所述加载时钟信号的生成。8.根据权利要求6所述的电路，其特征在于，所述时钟生成电路包括检测电路，所述检测电路被配置成检测针对所述温度计码信号的比特的全逻辑0状态，并且响应于此而禁用所述加载时钟信号的生成。9.根据权利要求1所述的电路，其特征在于，所述温度计码信号包括多个比特，并且其中所述数据加权平均信号包括多个比特，所述交叉开关矩阵操作从而以具有由所述交叉选择信号指定的桶形移位定位的序列来选择性地将所述温度计码信号的比特连接到所述数据加权平均信号的比特。10.根据权利要求9所述的电路，其特征在于，所述桶形移位定位将针对所述数据加权平均信号的所述当前时间周期的所述开始逻辑转变的所述比特位置放置成相邻于针对所述数据加权平均信号的所述前一时间周期的所述结束逻辑转变的所述比特位置。11.一种数据加权平均电路，其特征在于，包括：输入数据总线，承载温度计编码格式的多比特输入数据字；交叉开关矩阵，具有被耦合到所述输入数据总线以接收所述多比特输入数据字的开关输入、以及被配置成输出多比特输出数据字的开关输出，所述多比特输出数据字是温度计编码的所述多比特输入数据字的数据加权平均转换；以及数据加权平均控制电路，被配置成接收所述多比特输出数据并且从所述多...

【专利技术属性】
技术研发人员：A·巴尔，R·辛格，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：荷兰,NL