一侧的软读取制造技术

单侧软读取可以在常规读取上实现改进的纠错，而不会显著增加针对读取的延迟。在一个示例中，闪存设备包括存储单元的阵列和用于存取存储单元的阵列的控制器。控制器将执行存储单元的至少一个读取，以使读取选通脉冲在预期读取参考电压处施加，并且还使得一个或多个附加读取选通脉冲仅在预期读取参考电压的一侧上的电压处施加(例如，在某些情况下，其涉及在比预期读取参考电压的幅度稍微更低或更高的幅度的电压处施加附加的一个或多个读取选通脉冲)。然后，控制器可以提供基于存储单元对读取选通脉冲和一个或多个附加读取选通脉冲的电响应的逻辑值和一个或多个位，所述一个或多个位指示逻辑值准确度的置信度或可靠性。

【技术实现步骤摘要】
一侧的软读取
该描述一般涉及诸如闪存的存储器和存储设备，并且更具体的描述涉及用于执行闪存的读取的技术。
技术介绍
跨移动、客户端和企业区段的系统存在使用闪存进行存储(例如，诸如固态驱动器(SSD))的趋势。诸如NAND闪存之类的闪存是非易失性存储介质。非易失性存储器指的是即使电源被设备中断也具有确定状态的存储器。与易失性存储一样，对非易失性存储的读取可能会导致错误。虽然闪存设备通常实现用于检测和校正错误的技术，但并非所有错误都是可校正的，并且纠错技术通常会增加读操作的延迟。附图说明以下描述包括对具有通过本专利技术的实施例的实施方式的示例给出的图示的附图的讨论。附图应该通过示例的方式理解，而不是作为限制。如本文所使用的，对一个或多个“实施例”或“示例”的引用应被理解为描述包括在本专利技术的至少一个实现中的特定特征、结构和/或特性。因此，这里出现的诸如“在一个实施例中”或“在一个示例中”的短语描述了本专利技术的各种实施例和实现，并且不一定都指代相同的实施例。但是，它们也不一定是相互排斥的。图1示出了针对多级闪存单元的电压概率分布的示例。图2A和图2B分别示出了传统软读取和单侧软读取的示例。图2C示出了仅在L0和L1之间执行的单侧软读取的示例。图3是示出了执行单侧软读取的方法的示例的流程图。图4示出了具有闪存设备的系统的框图的示例，在闪存设备中可以实现单侧软读取。图5提供了其中可以实现单侧软读取的计算系统的示例性描绘。以下是对某些细节和实现的描述，包括附图的描述，其可以描绘下面描述的一些或所有实施例，以及讨论本文提出的专利技术构思的其他可能的实施例或实现。具体实施方式本文描述了单侧软读取。在一个示例中，单侧软读取涉及在预期参考读取电压之上或之下施加一个或多个附加读取选通脉冲。施加到预期读取参考电压的一侧的附加读取选通脉冲可以产生关于读取值的可靠性的信息(有时称为“软信息”)。用于存取存储在闪存设备中的数据的读取操作通常涉及将一个或多个读取电压施加到存储单元以查看单元是否在所施加的电压下传导电流。对于可以在单个单元中存储多个位的闪存单元，将多个电平的读取电压(有时称为读取选通脉冲或读取脉冲)施加到单元。然后可以基于单元是否以不同的读取电压传导电流来确定存储的值。如果施加的读取电压高于阈值电压(例如，高于单元被编程到的电平的阈值电压)，则单元将传导电流。如果施加的读取电压低于阈值电压，则单元不会传导电流。图1示出了针对多级闪存单元的电压概率分布的示例。x轴是阈值电压，而y轴是概率。在一个示例中，NAND存储器通过在闪存单元或晶体管的浮栅中存储不同数量的电子来工作。电子影响需要在闪光晶体管的控制栅极处施加的最小电压，以使电流流过晶体管。最小电压称为阈值电压或VT。NAND闪存芯片可能具有数十亿个闪存晶体管，并且它们通常被编程为2个不同的电平以存储每单元1位(SLC)，编程为4个不同的电平以存储每单元2位(MLC)，或编程为8个不同的电平以存储每个单元3位(TLC)，或者编程为16个不同电平以存储每个单元4位。当读取NAND闪存时，沿着一个或多个字线将读取参考电压施加到控制栅极。选择读取参考电压，使其落在两个不同的电平之间。在某些情况下，如果电流流过晶体管，则将其检测为逻辑1，而如果电流不流动，则将其检测为逻辑0。在其他情况下，逻辑0和逻辑1相反。在图1所示的示例中，单元可以处于四个电平：L0、L1、L2和L3。电平L0-L3对应于不同的2位逻辑值。在所示的示例中，L0对应于'11'，L1对应于'10'，L2对应于'00'，并且L3对应于'01'，然而，可以采用不同的约定来将不同的逻辑值分配给不同的电平。处于L0的单元通常将表现出在L0处示出的阈值电压分布，并且被编程为在L1、L2或L3处的单元通常将表现出更高的阈值电压分布，如图1所示。传统上，在多级存储单元的电平之间施加读取参考电压处的单个读取选通脉冲。例如，如图1所示，在L1和L2之间施加中心读取参考电压102，以便确定下页是0还是1。读取参考电压通常被选择为落在预期阈值电压之间。例如，如图1所示，读取参考电压102具有在针对L1和L2的预期阈值电压之间的幅度。在一个这样的示例中，在L0和L1的预期阈值电压之间，以及L2和L3的预期阈值电压之间施加类似的读取参考电压。在该示例中，如果读取参考电压102处的选通脉冲导致单元传导电流，则可以确定下页是逻辑-1(因为L0和L1的下页是逻辑-1)，并且如果单元不传导电流，则可以确定单元的下页是逻辑0(因为L2和L3的下页是逻辑0)。然而，阈值电压并不总是在预期分布内。由于针对闪存晶体管的VT无法精确编程，并且存在读取干扰、写入干扰、编程干扰等导致VT增大或减小的影响。这导致一些晶体管位于读取参考电压的错误一侧，导致其被读取为错误的逻辑位值。参考图1的分布，阈值电压分布可以具有彼此接近或重叠的尾部。例如，被编程为L1的单元可以具有更接近或重叠L0或L2阈值电压分布的阈值电压。在这种情况下，读取选通脉冲的结果可能是不正确的。许多位错误涉及具有刚好高于或低于读取参考电压的VT的闪存单元。因此，一种用于提高读操作可靠性的技术是执行软读取。“软读取”通常涉及在电压略高于读取参考电压并且低于读取参考电压的电压处将一个或多个附加读取选通脉冲信号施加到读取参考电压两侧的单元。例如，图1示出了除了读取参考电压102处的选通脉冲之外在电压104、106、108和110处的附加读取选通脉冲。在图1所示的示例中，针对每个额外读取选通脉冲的电压示出了对数似然比(LLR)。通常，基于测试数据假设正常高斯分布，然后可以计算LLR。读取参考电压可以描绘阈值电压可能位于的“区间”或“区域”(在电流传导的最高电压和电流不传导的最低电压之下的范围内)。对于这些区间，可以基于关于基于测试数据预期正常高斯分布的假设来分配LLR值。在所示的示例中，LLR通过在编程值实际为逻辑0时由读取逻辑0的阈值电压处的概率给出的比率的对数除以编程值为逻辑-1的概率来确定。因此，如果页值为逻辑0的概率高于页值为逻辑-1的概率，则LLR为正，并且如果页值为逻辑-1的概率较高，则LLR为负。在该示例中，LLR的绝对值不一定有意义(例如，可以缩放数字)，然而，相对于彼此的不同电压处的LLR可以提供有助于纠错的信息。LLR通常与LDPC码一起使用。然而，单侧软读取可以与LDPC以及其他类型的代码一起使用，例如具有维特比解码器的卷积码。通过执行略高于和低于预期读取参考电压的读取，可以确定阈值电压是否接近边界(例如，接近与另一电平的分布重叠)。如果阈值电压接近边界，则该位可能不可靠(例如，错误)。因此，除了通过在预期读取参考电压下执行读取而确定的逻辑值之外，软读取还可以提供指示值的可靠性的“软信息”，其可以继而用于更强的ECC(错误校正码)校正。但是，软读取会增加读取操作的延迟。软读取通常具有至少3倍于常规读取的读取选通脉冲。对于多级闪存单元，常规读取比单级闪存单元需要更多的读取选通脉冲，这导致更多数量的读取选通脉冲用于软读取。因此，多级闪存单元(例如三级单元(TLC)或四级单元(QLC))的软读取导致比常规读取显著更高的延迟。相反，单侧软读取可以导致改进的纠错，而不会像传统的软读取那样本文档来自技高网...

【技术保护点】
1.一种闪存设备，包括：存储单元的阵列；以及控制器，其用于存取所述存储单元的阵列，所述控制器用于执行对存储单元的至少一个读取；存取电路，其用于响应于所述至少一个读取：在预期读取参考电压处将读取选通脉冲施加到所述存储单元，并且仅在所述预期读取参考电压的一侧上的电压处将一个或多个读取选通脉冲施加到所述存储单元；并且所述控制器用于提供基于所述存储单元对所述读取选通脉冲和所述一个或多个读取选通脉冲的电响应的逻辑值和一个或多个位，所述一个或多个位指示所述逻辑值的准确性的可靠性。

【技术特征摘要】
2018.04.09 US 15/948,5561.一种闪存设备，包括：存储单元的阵列；以及控制器，其用于存取所述存储单元的阵列，所述控制器用于执行对存储单元的至少一个读取；存取电路，其用于响应于所述至少一个读取：在预期读取参考电压处将读取选通脉冲施加到所述存储单元，并且仅在所述预期读取参考电压的一侧上的电压处将一个或多个读取选通脉冲施加到所述存储单元；并且所述控制器用于提供基于所述存储单元对所述读取选通脉冲和所述一个或多个读取选通脉冲的电响应的逻辑值和一个或多个位，所述一个或多个位指示所述逻辑值的准确性的可靠性。2.如权利要求1所述的闪存设备，其中：所述控制器用于执行所述至少一个读取以基于来自一个或多个先前读取的错误信息来使所述一个或多个读取选通脉冲仅在所述预期读取参考电压的一侧上的电压上。3.如权利要求2所述的闪存设备，其中，所述控制器还用于：确定所述错误信息，包括确定在所述一个或多个先前读取中发生更多的1到0错误还是0到1错误。4.如权利要求3所述的闪存设备，其中：确定发生更多的1到0错误还是0到1错误是基于对来自同一页的码字中的0到1错误位和1到0错误位的计数的。5.如权利要求3所述的闪存设备，其中：确定发生更多的1到0错误还是0到1错误是基于对在不可校正的、部分解码的ECC(错误校正码)码字中识别的0到1错误位和1到0错误位的计数的。6.如权利要求3所述的闪存设备，其中：利用码生成码字，以在码字的至少一部分中包括预定数量的0和1；以及其中，确定发生更多的1到0错误还是0到1错误是基于读取码字中的1和0的数量与预定数量的1和0的比较的。7.如权利要求1所述的闪存设备，还包括：响应于基于所述逻辑值和用于指示可靠性的信息而不可校正的错误，所述控制器用于执行一个或多个附加读取以使得在所述预期读取参考电压的两侧上施加读取选通脉冲。8.如权利要求2所述的闪存设备，其中：如果所述错误信息指示更多的1到0错误，则所述存取电路用于在所述预期读取参考电压的最接近指示逻辑0的电平的一侧上的电压处施加所述一个或多个读取选通脉冲；以及如果所述错误信息指示更多的0到1错误，则所述控制器用于在所述预期读取参考电压的最接近指示逻辑1的电平的一侧上的电压处施加所述一个或多个读取选通脉冲。9.如权利要求1所述的闪存设备，其中：所述存储单元的阵列包括NAND闪存阵列，其包括多位存储单元。10.如权利要求9所述的闪存设备，其中：所述存取电路用于在两个最低电平(L0和L1)之间施加所述一个或多个读取选通脉冲，并且不在所述预期读取参考电压的针对更高的电平的一侧上施加附加读取选通脉冲。11.一种闪存控制器，包括：用于执行对存储单元的至少一个读取的命令电路，所述至少一个读取使得在预期读取参考电压处将读取选通脉冲施加到所述存储单元并且仅在所述预期读取参考电压的一侧上的电压处将一个或多个读取选通脉冲施加到所述存储单元；以及用于将读取数据发送到主机的接口电路，所述读取数据包括基于所述存储单元对所述读取选通脉冲和所述一个或多个读取选通脉冲的电响应的逻辑值和一个或多个位，所述一个或多个位指示所述逻辑值的准确性的可靠性。12.如权利要求11所述的闪存控制器，其中：所述命令电路用于执行所述至少一个读取，以基于来自一个或多个先前读取的错误信息，使...

【专利技术属性】
技术研发人员：Z·S·夸克，P·卡拉瓦德，R·H·莫特瓦尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US