基于指数补偿的低温漂高电源抑制比带隙基准电路制造技术

基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，带隙基准核心模块用于产生基准电压，共源极接法的第十五PMOS管构成βhelp结构，避免了CMOS工艺中β值过小导致基极电流引入过大误差的问题；同时通过第九电阻R9将基准电压的高阶曲率补偿结构嵌入βhelp结构中，显著的减低了基准输出电压的温度漂移系数；带隙基准核心启动模块用于使带隙基准核心模块脱离简并点；预稳压模块用于产生为带隙基准核心模块和带隙基准核心启动模块供电的局部电压，通过自适应驱动结构既保证了预稳压结构的驱动能力又有效的提高了基准输出电压的电源抑制比；预稳压启动模块用于使预稳压模块脱离简并点。

A bandgap reference circuit with high rejection ratio for low temperature drift power supply based on exponential compensation

【技术实现步骤摘要】
基于指数补偿的低温漂高电源抑制比带隙基准电路
本专利技术涉及电子电路技术，具体涉及一种基于指数补偿的低温漂高电源抑制比带隙基准电路。
技术介绍
带隙基准电路作为DC/DC转换器、AC/DC转换器、线性稳压器、数模转换器等电路中不可或缺的模块，它的性能好坏决定着整个模拟电路乃至芯片的性能好坏与功能实现。在CMOS工艺中，BJT的电流放大系数β较小，在集电极电流一定的情况下，基极电流的抽取会给传统结构的基准电路引入很大的误差。在混合信号系统中，由于数字电路模块的高频率耦合噪声可以通过源、地及模拟数字接口馈通到模拟电路模块，那么会对敏感的模拟电路产生致命影响，所以带隙基准的电源纹波噪声抑制能力越来越引起IC行业的重视。同时CMOS工艺中一阶补偿的带隙基准的温度系数在30-40ppm，对于高精度的应用场景，温度的影响会严重影响芯片的性能，需要加入高阶补偿来降低基准电压的温度系数。
技术实现思路
针对上述传统基准源中基极电流对带隙基准精度的影响和电源抑制比低的问题，本专利技术提出一种基于指数补偿的低温漂高电源抑制比带隙基准电路，预稳压模块采用自适应驱动电路，产生局部电压作为带隙基准模块的内部供电电压的同时提供了一定的驱动能力，达到抑制电源纹波的效果；带隙基准核心模块采用βhelp结构，避免了BJT集电极电流对带隙基准结构的影响；第九电阻R9采用正温度系数和负温度系数组合构成的电阻，基极电流流过第九电阻R9，给带隙基准电流引入了高阶的曲率补偿项。本专利技术的技术方案如下：基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等；第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。具体的，所述预稳压模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；第二NMOS管的源极通过第二电阻后接地；第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生所述局部电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端。具体的，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十三PMOS管和第十四PMOS管，第七NMOS管的栅极作为所述运算放大器的同相输入端，其源极连接第九NMOS管的源极和第八NMOS管的漏极，其漏极连接第十三PMOS管的栅极和漏极以及第十四PMOS管的栅极；第九NMOS管的栅极作为所述运算放大器的反相输入端，其漏极连接第十四PMOS管的漏极并作为所述运算放大器的输出端；第八NMOS管的栅极连接所述预稳压模块中第三NMOS管的栅极，其源极接地；第十三PMOS管和第十四PMOS管的源极连接所述局部电压。具体的，所述预稳压启动模块包括第一电阻、第一电容、第一PMOS管和第二PMOS管，第一PMOS管的栅极连接所述预稳压模块中第三PMOS管的栅极，其源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电容后接地；第二PMOS管的源极通过第一电阻后连接电源电压，其漏极连接所述预稳压模块中第一NMOS管的栅极。具体的，所述带隙基准核心启动模块包括第十NMOS管、第十一NMOS管和第十六PMOS管，第十六PMOS管的栅极连接第十NMOS管的栅极以及所述带隙基准电路的输出端，其源极连接所述局部电压，其漏极连接第十NMOS管的漏极和第十一NMOS管的栅极；第十一NMOS管的漏极连接所述带隙基准核心模块中运算放大器的输出端，其源极连接第十NMOS管的源极并接地。具体的，第九电阻为负温度系数的多晶硅电阻和正温度系数的N阱电阻组合构成。本专利技术的有益效果为：本专利技术通过第十五PMOS管MP15共源极接法构成的βhelp结构，避免了CMOS工艺中β值过小导致基极电流引入过大的误差的问题，同时通过第九电阻R9将基准电压的高阶曲率补偿结构嵌入在βhelp结构中，显著的减低了基准输出电压的温度漂移系数；通过自适应驱动结构构成的预稳压模块，既保证了预稳压结构的驱动能力又有效的提高了基准输出电压的电源抑制比。附图说明图1是本专利技术提出的一种基于指数补偿的低温漂高电源抑制比带隙基准电路在实施例中的实现结构图。图2是本专利技术提供的一种基于指数补偿的低温漂高电源抑制比带隙基准电路的温度特性曲线示意图。图3是本专利技术提供的一种基于指数补偿的低温漂高电源抑制比带隙基准电路的PSR特性曲线示意图。具体实施方式下面结合附图和具体实施例，详细描述本专利技术的技术方案。本专利技术提出一种基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，其中预稳压启动模块用于本文档来自技高网...

【技术保护点】
1.基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；其特征在于，所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等；第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。...

【技术特征摘要】
1.基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；其特征在于，所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等；第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。2.根据权利要求1所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述预稳压模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；第二NMOS管的源极通过第二电阻后接地；第八PMOS管的源极连...

【专利技术属性】
技术研发人员：李泽宏，洪至超，胡任任，蔡景宜，杨耀杰，仪梦帅，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51