像素阵列基板及其驱动方法技术

一种像素阵列基板，包括多个像素结构。像素结构包括第一像素电极、第二像素电极、第一数据线、第二数据线及扫描线，其中第一像素电极及第二像素电极在第一方向上依序排列且具有相对的第一侧与第二侧。像素结构包括第一像素结构及第二像素结构。第一像素结构的第一数据线位于第一侧，且第一像素结构的第二数据线位于第二侧。多个第二像素结构的每一个的一第一数据线位于第二侧，且多个第二像素结构的每一个的一第二数据线位于第一侧。多个第一像素结构及多个第二像素结构在第一方向上依序排列成第一像素串。

Pixel array substrate and its driving method

【技术实现步骤摘要】
像素阵列基板及其驱动方法
本专利技术是有关于一种像素阵列基板及其驱动方法。
技术介绍
随着显示科技的发展，显示器普遍已应用在各式电子产品。以公共显示器为例，一般而言，公共显示器需具备高亮度，以便大众观看。实现高亮度的公共显示器的其中一种作法是，将公共显示器的背光模块的亮度提高。然而，当背光模块的亮度提高时，公共显示器的显示面板内的薄膜晶体管的受光量也遽增而漏电，进而造成直向串音(也称：V-crosstalk)的问题。为解决此串音问题，过去习惯将驱动像素极性的方式由栏反转(columninversion)改为两线点反转(2linedotinversion)，改为两线点反转(2linedotinversion)后即会造成直向大菱格纹(也称：摆动纹、swingline)的问题。
技术实现思路
本专利技术提供一种像素阵列基板及其驱动方法，能改善摆动纹的问题。本专利技术的像素阵列基板，包括多个像素结构。多个像素结构的每一个包括第一有源元件、第二有源元件、第一像素电极、第二像素电极、第一数据线、第二数据线及扫描线。第一像素电极及第二像素电极在第一方向上依序排列，且分别与第一有源元件及第二有源元件电性连接。第一像素电极及第二像素电极具有相对的第一侧与第二侧。第一数据线及第二数据线分别与第一有源元件及第二有源元件电性连接。扫描线与第一有源元件及第二有源元件电性连接。多个像素结构包括多个第一像素结构及多个第二像素结构。多个第一像素结构的每一个的第一数据线位于第一侧，且多个第一像素结构的每一个的第二数据线位于第二侧。多个第二像素结构的每一个的第一数据线位于第二侧，且多个第二像素结构的每一个的第二数据线位于第一侧。多个第一像素结构及多个第二像素结构在第一方向上依序排列成第一像素串。在本专利技术一实施例中，上述的像素阵列基板更包括第二像素串。上述多个第二像素结构的多个第二像素结构及上述多个第一像素结构的多个第二像素结构在第一方向上依序排列成第二像素串。第一像素串与第二像素串在第二方向上依序排列，而第一方向与第二方向交错。本专利技术的驱动方法，用以驱动上述的像素阵列基板，包括下列步骤：于第一时间，开启第一像素串的多个第一像素结构的一第一像素结构的第一有源元件及第二有源元件，且令第一像素串的第一像素结构的第一数据线以及第二数据线分别具有相反的第一极性以及第二极性；于第一时间，开启第二像素串的多个第二像素结构的第二像素结构的第一有源元件及第二有源元件，且令第二像素串的第二像素结构的第一数据线以及第二数据线分别具有第二极性以及第一极性；于第二时间，开启第一像素串的多个第一像素结构的另一第一像素结构的第一有源元件及第二有源元件，且令第一像素串的另一第一像素结构的第一数据线以及第二数据线分别具有第二极性以及第一极性；以及，于第二时间，开启第二像素串的多个第二像素结构的另一第二像素结构的第一有源元件及第二有源元件，且令第二像素串的另一第二像素结构的第一数据线以及第二数据线分别具有第一极性以及第二极性，其中第一时间及第二时间依序发生。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为本专利技术一实施例的像素阵列基板的示意图。图2为本专利技术一实施例的第一像素结构的放大示意图。图3为本专利技术一实施例的第一像素结构的布局示意图。图4为本专利技术一实施例的第二像素结构的放大示意图。图5为本专利技术一实施例的第二像素结构的布局示意图。图6为采用图1的像素阵列基板的显示面板的显示画面。其中，附图标记：10：像素阵列基板110：基板120：像素结构120N：第一像素结构120P：第二像素结构DL1：第一数据线DL2：第二数据线SL：扫描线T1：第一有源元件T2：第二有源元件PE1：第一像素电极PE2：第二像素电极d1：第一方向d2：第二方向G1、G2：栅极S1、S2：源极D1、D2：漏极CH1、CH2：半导体图案CL1：第一共用线CL2：第二共用线C1：第一像素串C2：第二像素串C3：第三像素串C4：第四像素串C5：第五像素串C6：第六像素串R1：第一像素组R2：第二像素组R3：第三像素组R4：第四像素组R5：第五像素组具体实施方式下面结合附图对本专利技术的结构原理和工作原理作具体的描述：在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为「直接在另一元件上」或「直接连接到」另一元件时，不存在中间元件。如本文所使用的，「连接」可以指物理及/或电性连接。再者，「电性连接」或「耦合」可为二元件间存在其它元件。本文使用的「约」、「近似」、或「实质上」包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，「约」可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的「约」、「近似」或「实质上」可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本专利技术所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本专利技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。本专利技术参考作为理想化实施方式的示意图的截面图来描述示例性实施方式。因此，可以预期到作为例如制造技术和/或公差的结果的图示的形状变化。因此，本文所述的实施方式不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。图1为本专利技术一实施例的像素阵列基板的示意图。图2为本专利技术一实施例的第一像素结构的放大示意图。图3为本专利技术一实施例的第一像素结构的布局(layout)示意图。图4为本专利技术一实施例的第二像素结构的放大示意图。图5为本专利技术一实施例的第二像素结构的布局示意图。需说明的是，图1、图2及图4省略图3及图5的第一共用线CL1和第二共用线CL2。请参照图1，像素阵列基板10包括基板110及配置于基板110上的多个像素结构120。在本实施例中，基板110例如为透光基板，透光基板的材质可为玻璃、石英、有机聚合物或其它可适用材料。然而，本专利技术不限于此，在其他实施例中，基板110也可以是不透光/反射基板，不透光/反射基板的材质可为导电材料、晶圆、陶瓷或其它可适用的材料。需说明的是，图1绘出以6×5个像素结构120为代表，但本领域具有通常知识者根据图1～图5及下述说明应能实现所需的像素阵列基板本文档来自技高网...

【技术保护点】
1.一种像素阵列基板，其特征在于，包括：多个像素结构，其中该些像素结构的每一个包括：一第一有源元件及一第二有源元件；一第一像素电极及一第二像素电极，在一第一方向上依序排列，且分别与该第一有源元件及该第二有源元件电性连接，其中该第一像素电极及该第二像素电极具有相对的一第一侧与一第二侧；一第一数据线，与该第一有源元件电性连接；一第二数据线，与该第二有源元件电性连接；以及一扫描线，与该第一有源元件及该第二有源元件电性连接；该些像素结构包括多个第一像素结构及多个第二像素结构；该些第一像素结构的每一个的一第一数据线位于该第一侧，且该些第一像素结构的该每一个的一第二数据线位于该第二侧；该些第二像素结构的每一个的一第一数据线位于该第二侧，且该些第二像素结构的该每一个的一第二数据线位于该第一侧；该些第一像素结构的多个第一像素结构及该些第二像素结构的多个第二像素结构在该第一方向上依序排列成一第一像素串。

【技术特征摘要】
2019.01.03 TW 1081002601.一种像素阵列基板，其特征在于，包括：多个像素结构，其中该些像素结构的每一个包括：一第一有源元件及一第二有源元件；一第一像素电极及一第二像素电极，在一第一方向上依序排列，且分别与该第一有源元件及该第二有源元件电性连接，其中该第一像素电极及该第二像素电极具有相对的一第一侧与一第二侧；一第一数据线，与该第一有源元件电性连接；一第二数据线，与该第二有源元件电性连接；以及一扫描线，与该第一有源元件及该第二有源元件电性连接；该些像素结构包括多个第一像素结构及多个第二像素结构；该些第一像素结构的每一个的一第一数据线位于该第一侧，且该些第一像素结构的该每一个的一第二数据线位于该第二侧；该些第二像素结构的每一个的一第一数据线位于该第二侧，且该些第二像素结构的该每一个的一第二数据线位于该第一侧；该些第一像素结构的多个第一像素结构及该些第二像素结构的多个第二像素结构在该第一方向上依序排列成一第一像素串。2.如权利要求1所述的像素阵列基板，其特征在于，该些第二像素结构的多个第二像素结构及该些第一像素结构的多个第二像素结构在该第一方向上依序排列成一第二像素串，该第一像素串与该第二像素串在一第二方向上依序排列，而该第一方向与该第二方向交错。3.如权利要求2所述的像素阵列基板，其特征在于，该第一像素串的该些第一像素结构的一第一像素结构与该第二像素串的该些第二像素结构的一第二像素结构在该第二方向上依序排列成一第一像素组，且该第一像素组的该第一像素结构的一扫描线及该第一像素组的该第二像素结构的一扫描线彼此电性连接。4.如权利要求3所述的像素阵列基板，其特征在于，该第一像素串的该些第一像素结构的另一第一像素结构与该第二像素串的该些第二像素结构的另一第二像素结构在该第二方向上依序排列成一第二像素组，且该第二像素组的该另一第一像素结构的一扫描线及该第二像素组的该另一第二像素结构的一扫描线彼此电性连接。5.如权利要求4所述的像素阵列基板，其特征在于，该第一像素串的该些第二像素结构的一第二像素结构与该第二像素串的该些第一像素结构的一第一像素结构在该第二方向上依序排列成一第三像素组，且该第三像素组的该第二像素结构的一扫描线及该第三像素组的该第一像素结构的一扫描线彼此电性连接。6.如权利要求5所述的像素阵列基板，其特征在于，该第一像素串的该些第二像素结构的另一第二像素结构与该第二像素串的该些第一像素结构的另一第一像素结构在该第二方向上依序排列成一第四像素组，该第四像素组的该另一第二像素结构的一扫描线及该第四像素组的该另一第一像素结构的一扫描线彼此电性连接。7....

【专利技术属性】
技术研发人员：李珉泽，鍾岳宏，徐雅玲，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71